[发明专利]扇出型叠层封装结构及其制备方法在审
申请号: | 201710542839.1 | 申请日: | 2017-07-05 |
公开(公告)号: | CN107195551A | 公开(公告)日: | 2017-09-22 |
发明(设计)人: | 陈彦亨;林正忠 | 申请(专利权)人: | 中芯长电半导体(江阴)有限公司 |
主分类号: | H01L21/48 | 分类号: | H01L21/48;H01L23/498 |
代理公司: | 上海光华专利事务所31219 | 代理人: | 余明伟 |
地址: | 214437 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种扇出型叠层封装结构及其制备方法,包括如下步骤1)提供一载体;2)于载体的上表面形成重新布线层;3)于重新布线层的上表面形成连接焊球,连接焊球与重新布线层电连接;4)于重新布线层的上表面形成第一半导体芯片,第一半导体芯片与重新布线层电连接;5)于重新布线层的上表面形成塑封层,塑封层填满连接焊球与第一半导体芯片之间的间隙,并将连接焊球及第一半导体芯片塑封;6)去除载体;7)于重新布线层的下表面形成焊料凸块,焊料凸块与所述重新布线层电连接。本发明使用连接焊球作为塑封层内连接重新布线层的连接柱,连接焊球可以采用工艺比较成熟的植球工艺直接形成,工艺简单、成本较低。 | ||
搜索关键词: | 扇出型叠层 封装 结构 及其 制备 方法 | ||
【主权项】:
一种扇出型叠层封装结构的制备方法,其特征在于,所述扇出型叠层封装结构的制备方法包括如下步骤:1)提供一载体;2)于所述载体的上表面形成重新布线层;3)于所述重新布线层的上表面形成连接焊球,所述连接焊球与所述重新布线层电连接;4)于所述重新布线层的上表面形成第一半导体芯片,所述第一半导体芯片与所述重新布线层电连接;所述第一半导体芯片的上表面低于所述连接焊球的上表面;5)于所述重新布线层的上表面形成塑封层,所述塑封层填满所述连接焊球与所述第一半导体芯片之间的间隙,并将所述连接焊球及所述第一半导体芯片塑封;所述塑封层的上表面不高于所述连接焊球的上表面;6)去除所述载体;7)于所述重新布线层的下表面形成焊料凸块,所述焊料凸块与所述重新布线层电连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯长电半导体(江阴)有限公司,未经中芯长电半导体(江阴)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710542839.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造