[发明专利]用于制造具有存储器单元的集成电路的方法

摘要

本发明涉及用于制造具有存储器单元的集成电路的方法，其提供数种制造集成电路的方法。一种示范方法包括：图案化源极线光阻掩模以覆于衬底的源极线区上，同时暴露出漏极线区。该源极线区在第一及第二存储器单元之间，以及该漏极线区在该第二及第三存储器单元之间。源极线形成于该源极线区中。在形成覆于漏极线区上的漏极线电介质时，同时形成覆于该源极线上的源极线电介质。图案化漏极线光阻掩模以覆在活性区段中的该源极线上，同时暴露出在搭接区段中的该源极线，以及同时暴露出该漏极线区。移除在该漏极线区上面的该漏极线电介质，同时减少该源极线电介质在该搭接区段中的厚度。

主权项

1.一种制造集成电路的方法，包含下列步骤：图案化源极线光阻掩模以覆于衬底的漏极线区上，同时暴露该衬底的源极线区，其中，该源极线区界定在第一存储器单元与第二存储器单元之间，以及其中，该漏极线区界定在该第二存储器单元与第三存储器单元之间；形成源极线于该源极线区中；同时形成源极线电介质与漏极线电介质，其中，该源极线电介质覆于该源极线上以及该漏极线电介质覆于该漏极线区上；图案化漏极线光阻掩模以覆在该集成电路的活性区段中的该源极线上，其中，该漏极线光阻掩模暴露出在该集成电路的搭接区段中的该源极线，以及其中，该漏极线光阻掩模暴露出该漏极线区；以及移除覆于该漏极线区上的该漏极线电介质，其中，在移除覆于该漏极线区的该漏极线电介质上时，减少该源极线电介质在该搭接区段中的厚度。