[发明专利]同步整流器电路

摘要

本发明公开了一种同步整流器电路，所述同步整流器电路包括：第一比较器电路，所述第一比较器电路通过将电流感测信号的电压值与接通阈值进行比较来生成接通比较器信号；第二比较器电路，所述第二比较器电路通过将所述电流感测信号的所述电压值与关断阈值进行比较来生成关断比较器信号；异常定时器电路，所述异常定时器电路通过响应于异常定时器启动信号的确证来使期望定时器输出信号确证达第一预定持续时间而生成所述期望定时器输出信号；以及控制逻辑电路，所述控制逻辑电路包括状态机电路，所述控制逻辑电路接收所述接通比较器信号、所述关断比较器信号和所述期望定时器输出信号，并且生成驱动信号和所述异常定时器启动信号，其中所述控制逻辑电路根据所述接通比较器信号、所述关断比较器信号、所述期望定时器输出信号以及所述状态机电路的状态值来生成所述驱动信号和所述异常定时器启动信号。

主权项

一种同步整流器电路，所述同步整流器电路包括：第一比较器电路，所述第一比较器电路通过将电流感测信号的电压值与接通阈值进行比较来生成接通比较器信号；第二比较器电路，所述第二比较器电路通过将所述电流感测信号的所述电压值与关断阈值进行比较来生成关断比较器信号；异常定时器电路，所述异常定时器电路通过响应于异常定时器启动信号的确证来使期望定时器输出信号确证达第一预定持续时间而生成所述期望定时器输出信号；和控制逻辑电路，所述控制逻辑电路包括状态机电路，所述控制逻辑电路接收所述接通比较器信号、所述关断比较器信号和所述期望定时器输出信号并生成驱动信号和所述异常定时器启动信号，其中所述控制逻辑电路根据所述接通比较器信号、所述关断比较器信号、所述期望定时器输出信号以及所述状态机电路的状态值来生成所述驱动信号和所述异常定时器启动信号。