[发明专利]运算加速器

摘要

本发明公开了一种运算加速器，涉及数据计算技术领域，旨在降低处理两个N*N的矩阵乘法运算的时间。该运算加速器包括：第一存储器、第二存储器、运算电路和控制器，其中，运算电路与第一存储器和第二存储器可以通过总线进行数据通信，运算电路用于提取第一存储器和第二存储器中的矩阵数据并进行乘法运算，控制器用于依据预设的程序或者指令控制运算电路完成乘法运算。该运算加速器可以用于对两个矩阵进行相乘运算。

主权项

1.一种运算加速器，其特征在于，包括：第一存储器，用于存储第一矩阵，所述第一矩阵为M*N矩阵；第二存储器，用于存储第二矩阵，所述第二矩阵为N*K矩阵；与所述第一存储器和所述第二存储器连接的运算电路，所述运算电路包括矩阵乘法电路和加法电路；所述矩阵乘法电路包括M个由运算块组成的运算组，每个运算组中包括K个运算块，每个运算块包括N个运算单元，所述运算单元设有两路输入，分别用于接收所述第一存储器和第二存储器发送的数据，并将所述两路数据相乘；所述加法电路用于对属于同一运算块的运算单元的计算结果进行累加得到每个运算块的计算结果；与所述运算电路连接的控制器，所述控制器用于执行以下动作：将所述第二矩阵的K个列向量分别写入每个运算组的K个运算块中，其中，所述第二矩阵的第g列向量中的第j个数据写入所述K个运算块中的第g个运算块中的第j个运算单元；将所述第一矩阵的M个行向量分别发送给所述M个运算组，其中，所述第一矩阵的第i个行向量被发送至所述M个运算组中的第i个运算组、且所述第i个运算组中的每个运算块中的第j个运算单元接收所述第i个行向量中的第j个数据；使得所述M个运算组中的每个运算单元对其接收的两路数据进行乘法运算，并使得所述加法电路将每个运算块中的运算单元的计算结果进行累加得到第三矩阵，所述第三矩阵为所述第一矩阵和所述第二矩阵的乘积，所述第三矩阵中的第i行第g列元素为所述第i个运算组中的第g个运算块的计算结果，M、N和K均为大于0的整数，i为大于0小于M+1的整数，g为大于0小于K+1的整数，j为大于0小于N+1的整数。