[发明专利]瞬态电压抑制器及其制作方法

摘要

本发明提供一种瞬态电压抑制器及其制作方法。所述瞬态电压抑制器包括P型衬底、形成于所述P型衬底上的P型外延层、形成于所述P型外延层中的P型隔离阱、形成于所述P型外延层表面的N型掺杂区域、及形成于所述N型掺杂区域表面的第一P型掺杂区域及第二P型掺杂区域，其中所述第一P型掺杂区域与所述第二P型掺杂区域位于所述N型掺杂区域的两端，所述第一P型掺杂区域与所述N型掺杂区域形成第一齐纳二极管，所述第二P型掺杂区域与所述N型掺杂区域形成第二齐纳二极管。所述瞬态电压抑制器具有器件面积小，工艺难度低，制造成本低、保护特性和可靠性较高的优点。

主权项

1.一种瞬态电压抑制器的制作方法，其包括如下步骤：提供P型衬底，在所述P型衬底制作P型外延层，在所述P型外延层表面形成氧化层；利用第一光刻胶作为掩膜，采用干法刻蚀所述氧化层形成第一注入窗口，通过所述第一注入窗口进行P型离子注入形成P型隔离阱；利用所述第一光刻胶作为掩膜，采用干法/湿法刻蚀所述氧化层形成多个第二注入窗口，通过所述多个第二注入窗口在所述P型外延层表面进行N型离子注入；去除所述第一光刻胶，进行热退火形成N型掺杂区域；在所述第一注入窗口、所述第二注入窗口及所述氧化层表面及侧面形成介质层；干法刻蚀所述介质层从而形成介质侧墙，所述介质侧墙覆盖所述第一注入窗口、所述多个第二注入窗口中位于中间的第二注入窗口，所述介质侧墙还形成于所述多个第二注入窗口两端的第二注入窗口处的氧化层的侧面；及通过所述多个第二注入窗口两端的第二注入窗口进行P型离子注入形成第一P型掺杂区域与第二P型掺杂区域，干法刻蚀所述介质侧墙形成对应所述第一P型掺杂区域的第一开口及对应所述第二P型掺杂区域的第二开口；其中，所述第一P型掺杂区域与所述N型掺杂区域形成第一齐纳二极管，所述第二P型掺杂区域与所述N型掺杂区域形成第二齐纳二极管，所述第一齐纳二极管与所述第二齐纳二极管共用所述N型掺杂区域使得所述第一齐纳二极管与所述第二齐纳二极管负极对接，进而所述瞬态电压抑制器具有双路双向保护功能。