[发明专利]一种提升闪存存储系统读性能的方法有效
申请号: | 201710578508.3 | 申请日: | 2017-07-17 |
公开(公告)号: | CN107391299B | 公开(公告)日: | 2019-06-18 |
发明(设计)人: | 吴非;谢长生;张猛;崔兰兰 | 申请(专利权)人: | 华中科技大学 |
主分类号: | G06F11/10 | 分类号: | G06F11/10;G11C29/42;G11C16/08;H03M13/11 |
代理公司: | 武汉臻诚专利代理事务所(普通合伙) 42233 | 代理人: | 宋业斌 |
地址: | 430074 湖北省*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种提升闪存存储系统读性能的方法。NAND闪存被广泛应用,读性能是闪存的重要性能之一,它的提升对于NAND闪存更广泛的应用与发展有着至关重要的作用。然而传统的数据读取方法读操作时间开销较大,会造成译码延迟高,系统读性能低。因此,为了提高存储系统的读性能,本发明先将原始比特数据与受到编程干扰后的比特数据进行对比得出比特错误位置信息,继而利用此信息,在对比特错误进行LDPC译码之前对页面寄存器中数据的错误位置先进行比特翻转,降低一部分比特错误,然后再执行译码操作译码,以此减小译码延迟,从而提高闪存存储系统读性能。 | ||
搜索关键词: | 一种 提升 闪存 存储系统 性能 方法 | ||
【主权项】:
1.一种提升闪存存储系统读性能的方法,其是应用在闪存系统中,其特征在于,所述方法包括以下步骤:(1)发出顺序写命令,根据该顺序写命令使用LDPC编码器对闪存系统中的部分比特数据进行编码,并将编码后所得到的码字传输到页面寄存器,其中n表示码字长度;(2)将页面寄存器中的码字写入MLC NAND闪存的第一MSB页,对闪存系统中剩余的部分比特数据执行步骤(1)的处理,将处理得到的码字写入MLC NAND闪存的第一LSB页,并将第一MSB页中的码字以及第一LSB中的码字存放于第一缓存器中;(3)分别对闪存系统中剩余的比特数据执行步骤(1)的处理,并将得到的新的码字序列和分别写入第二MSB页和第二LSB页;(4)获取分别存储在第一MSB页和第一LSB中的码字和由于编程干扰而发生比特错误所形成的新比特序列和并将二者分别与存放于第一缓存器中的码字和进行比较,以分别获得新比特序列和中的比特错误位置信息和并将所获得的比特错误位置信息记录在第二缓存器中;(5)使用检测电平提取新比特序列对应的初始MSB软判决信息以及新比特序列对应的初始LSB软判决信息并将和传输到页面寄存器中;(6)根据步骤(4)中获得的比特错误位置信息和分别对步骤(5)提取的初始MSB软判决信息和初始LSB软判决信息进行处理;其中对初始MSB软判决信息和初始LSB软判决信息进行处理的过程包括如下步骤:(6‑1)将第一缓存器中的码字和存储在第一MSB页中的新比特序列进行对比,将第一缓存器中的码字和存储在第一LSB页中的新比特序列进行对比,若对应位置数据相同的,则将该位置记为0,若对应位置数据不同的,则将该位置记为1,得到一组第一MSB页错误位置序列和第一LSB页错误位置序列并将这两个序列存放于第二缓存器中;(6‑2)根据步骤(6‑1)中的获得的错误位置序列对页面寄存器中的初始MSB软判决信息进行处理:若第一MSB页错误位置序列中某位置的i值为1,则将对应的位置数据Ti=1进行翻转,若序列中某位置j值为0,则数据不做改变,经过处理之后得到一组新的第一MSB页软信息其中1≤i≤n,1≤j≤n;(6‑3)根据步骤(6‑1)中的获得的错误位置序列对页面寄存器中的初始LSB软判决信息进行处理:若第一LSB页错误位置序列中某位置i值为1,则将对应的位置数据ti=1进行翻转;若序列中某位置j值为0,则数据不做改变,经过处理之后得到一组新的第一LSB页软信息(7)使用标准最小和算法对步骤(6)中获得的新的第一MSB页和第一LSB软信息和进行LDPC译码,对译码延迟进行统计,并将译码延迟和译码得到的结果发送到主机端。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华中科技大学,未经华中科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710578508.3/,转载请声明来源钻瓜专利网。