[发明专利]一种优化终端结构的沟槽型半导体器件及制造方法

摘要

本发明涉及一种优化终端结构的沟槽型功率半导体器件及制作方法，其特征在于：第一导电类型外延层上设有至少一个第二类沟槽，第二类沟槽两侧第一导电类型外延层的表面依次设有第二导电类型体区和绝缘介质层，第一类沟槽与第二类沟槽间的第二导电类型体区内设有重掺杂第二导电类型源区，源极金属穿过绝缘介质层上的通孔与所述重掺杂第二导电类型源区接触，第二类沟槽内设有一层氧化层，在沟槽侧壁的氧化层上覆盖有多晶硅，且侧壁的多晶硅间通过绝缘介质层绝缘，第二类沟槽下方设有第二导电类型阱区；本发明制造方法与现有半导体工艺兼容，且减少了光刻板数量，减小了终端的宽度，降低了制造成本，同时通过优化终端结构提高了器件的耐压能力。

主权项

一种优化终端结构的沟槽型功率半导体器件，包括元胞区和终端保护区，所述元胞区位于器件的中心区，所述终端保护区环绕在元胞区的周围，所述元胞区包括若干个元胞单元，所述元胞单元包括半导体基板，所述半导体基板包括第一导电类型衬底（1）及位于第一导电类型衬底（1）上的第一导电类型外延层（2），所述第一导电类型外延层（2）上设有第一类沟槽（3），所述第一类沟槽（3）内设有栅氧层（4），所述栅氧层（4）形成的沟槽内设有由导电多晶硅形成的栅极多晶硅（5），在相邻两个第一类沟槽（3）间的第一导电类型外延层（2）的表面设有第二导电类型体区（6），所述第二导电类型体区（6）内设有重掺杂第二导电类型源区（7）和重掺杂第一导电类型源区（8），且重掺杂第一导电类型源区（8）位于第二导电类型源区（7）的两侧，所述第一类沟槽（3）和第二导电类型体区（6）上方设有绝缘介质层（9），所述绝缘介质层（9）上设有源极金属（10）与栅极总线金属（14），所述源极金属（10）穿过绝缘介质层（9）内的通孔与第二导电类型体区（6）内的重掺杂第一导电类型源区（8）、重掺杂第二导电类型源区（7）接触，所述栅极总线金属（14）环绕在源极金属（10）周围，所述第一导电类型衬底（1）下放设有漏极金属（15）；所述终端保护区包括第一导电类型衬底（1）及位于第一导电类型衬底（1）上的第一导电类型外延层（2），其特征在于：所述第一导电类型外延层（2）上设有至少一个第二类沟槽（11），所述第二类沟槽（11）两侧的第一导电类型外延层（2）的表面依次设有第二导电类型体区（6）和绝缘介质层（9），所述第一类沟槽（3）与第二类沟槽（11）间的第二导电类型体区（6）内设有重掺杂第二导电类型源区（7），所述源极金属（10）穿过绝缘介质层（9）上的通孔与所述重掺杂第二导电类型源区（7）接触，所述第二类沟槽（11）内设有氧化层（16），在氧化层（16）形成的沟槽侧壁上覆盖有多晶硅（12），且侧壁的多晶硅（12）间通过绝缘介质层（9）绝缘，所述的第二类沟槽（11）下方设有第二导电类型阱区（13）。