[发明专利]一种FPGA配置多启动低资源占用更新方法及实施系统在审

专利信息
申请号: 201710621841.8 申请日: 2017-07-27
公开(公告)号: CN107479913A 公开(公告)日: 2017-12-15
发明(设计)人: 周骏;丁友峰;王曙曜;周涛;施春荣;陆小虎 申请(专利权)人: 中国船舶重工集团公司第七二四研究所
主分类号: G06F9/445 分类号: G06F9/445
代理公司: 暂无信息 代理人: 暂无信息
地址: 210003 *** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种FPGA配置多启动低资源占用更新方法。本发明包括FPGA模块101,通信模块102,Flash存储模块103。FPGA模块101上电启动后默认进入用户程序。需要更新时,主机端104发送重启命令,FPGA模块101通过内置的专用加载逻辑加载Flash存储模块103中的远程更新程序。主机端104将新用户程序发送给FPGA模块101,FPGA模块101将新程序存储至Flash存储模块103中,程序传输并存储完成后,FPGA模块101通过内置的专用加载逻辑,加载新程序,实现程序更新。本发明能够在不增加成本,不借助其他额外控制芯片,在非断电情况下在线更改配置程序的功能,特别适合仅使用FPGA作为处理芯片的现场应用的情况下,特别适宜现场系统的更新和维护。
搜索关键词: 一种 fpga 配置 启动 资源 占用 更新 方法 实施 系统
【主权项】:
一种FPGA配置多启动低资源占用更新方法,其特征在于包括如下步骤:步骤1,主机端发送重构命令给FPGA模块中运行的用户应用程序,FPGA模块通过内部专用加载逻辑从FLASH存储模块中加载远程更新程序,实现FPGA用户应用程序与远程更新程序的切换;步骤2,FPGA模块运行在远程更新程序下,接受主机端的更新命令,擦除FLASH模块中的用户应用程序区域的数据;擦除完成后,接收主机发送过来的更新代码比特流,写入FLASH模块中的用户应用程序区域,计算CRC值,并传输给主机,由主机判断程序是否接收完整;若擦除、下载和校验均成功,主机端提示更新完成;否则主机端提示更新失败,主机端可以选择是否再次更新;步骤3,完成更新操作后,主机端发送重构命令,FPGA模块通过内部的专用加载逻辑从FLASH模块中加载更新后的用户程序配置;如果之前更新失败,FPGA加载用户程序将无法通过内部CRC校验,将继续加载后续FLASH储存区域,导致FPGA加载备用用户应用程序;若FLASH无备用用户应用程序,则会加载远程更新程序,完成重构;无论是加载备用用户应用程序还是远程更新程序均允许用户进行进一步操作;如果之前更新成功,FPGA将完成新的用户程序重构,实现不断电的FPGA自更新。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国船舶重工集团公司第七二四研究所,未经中国船舶重工集团公司第七二四研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710621841.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top