[发明专利]适用于电力跨区综合业务接入的无线隔离基站

摘要

本发明公开了一种电力跨区综合业务接入无线隔离基站，其主要由BBU和RRU两部分组成，其中BBU完成基带信号处理，硬件主要包括CPU、DSP、FPGA以及相配套的DRAM、Flash等，RRU完成射频信号处理。本发明通过业务处理器隔离、传输通道隔离、内存空间隔离、空口隔离等方式实现不同大区业务的近似物理隔离。通过CPE与安全接入单元的一体化设计，实现安全认证、通道加密、访问控制等功能。无线隔离基站通过隔离的北向接口，通过骨干网分别与生产控制大区和管理信息大区连接，极大地提升了通信通道以及跨区多业务承载的安全性。

主权项

一种适用于电力跨区综合业务接入的无线隔离基站，其特征在于：包含基带处理单元BBU和数字射频单元RRU两部分组成，其中BBU完成基带信号处理，硬件包括处理器CPU、数字信号处理DSP、现场可编程门阵列FPGA以及相配套的动态随机存取存储器DRAM、闪存Flash，RRU完成射频信号处理：CPU通过两组串行千兆比特媒体独立接口SGMII分别与两个相互独立的以太网口连接，CPU通过两组串行快速输入输出接口SRIO与DSP连接，DSP通过两组SRIO接口与FPGA连接，CPU为多核处理器core0～core3，不同的核分别处理不同的任务，CPU片外连接一片用于存储系统配置参数、执行程序的Flash芯片；CPU片外连接四片用于在CPU执行过程中写入和读取数据的DRAM芯片DRAM0～DRAM3，在CPU内部，有两个DRAM控制器分别控制两片片外DRAM，即DRAM控制器A控制DRAM0、DRAM1，DRAM控制器B控制DRAM2、DRAM3，两个DRAM控制器的数据总线、地址总线、控制线各自分开不重复使用，CPU四个内核通过内部总线控制两个DRAM控制器，其中，core0、core1、core3通过DRAM控制器A执行数据读写，core2通过DRAM控制器B执行数据读写；DSP为多核处理器core0～core5，不同的核分别处理不同的任务，DSP片外连接四片DRAM芯片DRAM0～DRAM3，用于DSP在执行过程中写入和读取数据，在DSP内部，有一个双倍速率同步动态随机存储DDR SDRAM的控制器，用于控制片外DRAM芯片，四片片外DRAM芯片共用DDR SDRAM控制器的地址总线、控制线，DDR SDRAM控制器数据总线配置成两组相互独立的多数位数据总线，其中一组多数位数据总线连接片外DRAM0和DRAM1，另一组多数位数据总线连接片外DRAM2和DRAM3，DDR SDRAM控制器有两个独立的片选信号接口，一个连接片外DRAM0和DRAM1，另一个连接片外DRAM2和DRAM3，DSP六个内核通过内部总线控制DDR SDRAM控制器，通过控制片选信号来使能不同的片外DRAM。