[发明专利]一种LDMOS器件

摘要

本发明提供一种LDMOS器件，属于功率器件技术领域。本发明LDMOS器件的元胞结构包括：衬底，位于衬底两端的第一有源区和第二有源区以及位于两个有源区之间的表面耐压区；所述第一有源区与表面耐压区相靠近侧形成第一导电类型的MOSFET，所述第二有源区与表面耐压区相靠近侧形成第二导电类型的MOSFET；通过在器件漏区和表面耐压区分别设置浮空区，并将两个浮空区与漏区栅极电气连接形成三端器件，进而实现了在不额外增加控制信号的情况下，可以自动实现两种类型的载流子同时作为多数载流子各自参与导电，并且不形成电导调制效应。本发明在显著增强器件电流能力的同时也实现了单极性器件的快速关断，并且本发明可以在同一工艺下集成两种不同导电类型但电流能力却相接近的LDMOS。

主权项

1.一种LDMOS器件，其元胞结构包括：衬底、位于所述衬底顶层一侧的第二导电类型半导体源衬底区、位于所述衬底顶层另一侧的第一导电类型半导体漏区、位于所述第二导电类型半导体源衬底区与第一导电类型半导体漏区之间衬底表面的表面耐压区；所述第二导电类型半导体源衬底区中具有相互独立的第二导电类型重掺杂体接触区一和第一导电类型重掺杂源区一；器件表面与第二导电类型重掺杂体接触区一和第一导电类型重掺杂源区一接触的是源极金属，第一导电类型重掺杂源区一、部分第二导电类型半导体源衬底区和部分表面耐压区的上表面具有第一栅介质层，所述第一栅介质层的上表面具有第一栅极；所述第二导电类型半导体源衬底区、第二导电类型重掺杂体接触区一、第一导电类型重掺杂源区一、源极金属、第一栅介质层和第一栅极形成第一有源区，第一有源区和表面耐压区相靠近侧形成第一导电类型MOSFET；其特征在于：/n所述表面耐压区由第一导电类型半导体层和第二导电类型半导体层形成，所述第二导电类型半导体层部分包围第一导电类型半导体层设置于衬底的上表面，第一导电类型半导体层靠近第二导电类型半导体源衬底区设置，表面耐压区中两层半导体层均与所述第二导电类型半导体源衬底区接触，表面耐压区中第二导电类型半导体层与第一导电类型半导体漏区接触，而第一导电类型半导体层不与第一导电类型半导体漏区接触；第一导电类型半导体层靠近第一导电类型半导体漏区的一端具有第一导电类型重掺杂半导体区一，所述第一导电类型重掺杂半导体区一上表面具有第一浮空电极；/n所述第一导电类型半导体漏区中具有相互独立的第二导电类型重掺杂源区二和第一导电类型重掺杂体接触区二；器件表面与第二导电类型重掺杂源区二和第一导电类型重掺杂体接触区二接触的是漏极金属，所述第一导电类型半导体漏区中还具有第一导电类型重掺杂半导体区二，所述第一导电类型重掺杂半导体区二上表面具有第二浮空电极，所述第一导电类型重掺杂半导体区二与第一导电类型重掺杂体接触区二之间不存在将二者连通的第一导电类型重掺杂半导体区域，第二导电类型重掺杂源区二、部分第一导电类型半导体漏区及部分表面耐压区的上表面具有第二栅介质层，所述第二栅介质层的上表面具有第二栅极，所述第二栅极分别与第一浮空电极和第二浮空电极相连接；所述第一导电类型半导体漏区、第二导电类型重掺杂源区二、第一导电类型重掺杂体接触区二、第一导电类型重掺杂半导体区二、漏极金属、第二栅介质层、第二栅极和第二浮空电极形成第二有源区，第二有源区和表面耐压区相靠近侧形成第二导电类型MOSFET。/n