[发明专利]一种基于FPGA的异同步可切换串口及使用方法

摘要

一种基于FPGA的异同步可切换串口及使用方法，所述串口包括通用异步收发器、发送寄存器、接收寄存器，所述通用异步收发器挂载在APB总线上，用于实现CPU通过APB总线向所述通用异步收发器发送数据，所述通用异步收发器上设置有状态检测寄存器，通用异步收发器的发送脚、接收脚分别连接发送模块FIFO、接收模块FIFO的控制端，通用异步收发器的寄存器和现场可编辑门阵列的时钟模块连接，通过所述异步收发器的寄存器可以将所述串口设置为同步模式或异步模式，所述接收模块FIFO的输入端、发送模块FIFO的输出端分别连接接收模块和发送模块，所述现场可编辑门阵列的时钟模块分别与接收通道和发送通道的控制端连接。本发明支持同步串口和异步串口两种接口形式，并且兼容UART协议，在异步串口模式下，提高了其分频精度，降低误码率，数据的稳定性和准确性有明显提高。

主权项

一种基于FPGA的异同步可切换串口，包括通用异步收发器、发送寄存器、接收寄存器，其特征在于，所述通用异步收发器挂载在APB总线上，用于实现CPU通过APB总线向所述通用异步收发器发送数据，所述接收模块FIFO的输出端、发送模块FIFO的输入端分别与APB总线连接，所述通用异步收发器上设置有状态检测寄存器，通用异步收发器的发送脚、接收脚分别连接发送模块FIFO、接收模块FIFO的控制端，通用异步收发器的寄存器和现场可编辑门阵列的时钟模块连接，通过所述异步收发器的寄存器可以将所述串口设置为同步模式或异步模式，所述接收模块FIFO的输入端、发送模块FIFO的输出端分别连接接收模块和发送模块，所述现场可编辑门阵列的时钟模块分别与接收通道和发送通道的控制端连接。