[发明专利]处理被处理体的方法有效
申请号: | 201710659499.0 | 申请日: | 2017-08-04 |
公开(公告)号: | CN107731677B | 公开(公告)日: | 2021-03-23 |
发明(设计)人: | 森北信也;伴瀬贵德;瀬谷祐太;新妻良祐 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/3065 | 分类号: | H01L21/3065 |
代理公司: | 北京尚诚知识产权代理有限公司 11322 | 代理人: | 龙淳;杨艺 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种用于降低有机膜的蚀刻所使用的掩模的除去对有机膜的侧壁形状造成的影响的技术。一个实施方式的处理被处理体的方法,其中,被处理体包括被蚀刻层、设置在被蚀刻层上的有机膜和设置在有机膜上的掩模,有机膜由第1层和第2层构成,掩模设置在第1层上,第1层设置在第2层上,第2层设置在被蚀刻层上,该方法包括:在收纳有被处理体的等离子体处理装置的处理容器内,生成第1气体的等离子体,使用等离子体和掩模对第1层进行蚀刻直至第2层,在第1层的侧面共形地形成保护膜的工序;和在处理容器内,生成第2气体的等离子体,使用等离子体除去掩模的工序。 | ||
搜索关键词: | 处理 方法 | ||
【主权项】:
一种处理被处理体的方法,该被处理体包括被蚀刻层、设置在该被蚀刻层上的有机膜和设置在该有机膜上的掩模,该有机膜由第1层和第2层构成,该掩模设置在该第1层上,该第1层设置在该第2层上,该第2层设置在该被蚀刻层上,该处理被处理体的方法的特征在于,包括:在收纳有所述被处理体的等离子体处理装置的处理容器内,生成第1气体的等离子体,使用该等离子体和所述掩模对所述第1层进行蚀刻直至所述第2层,在通过该蚀刻而形成的该第1层的侧面共形地形成保护膜的工序;和在所述处理容器内,生成第2气体的等离子体,使用该等离子体除去所述掩模的工序,除去所述掩模的所述工序在执行对所述被蚀刻层进行蚀刻的处理前执行。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710659499.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造