[发明专利]沟槽肖特基终端区沟槽刻蚀方法及沟槽肖特基制备方法在审
| 申请号： | 201710669336.0 | 申请日： | 2017-08-08 |
| 公开（公告）号： | CN109390232A | 公开（公告）日： | 2019-02-26 |
| 发明（设计）人： | 董子旭;王彦君;孙晨光;徐长坡;王万礼;刘晓芳;刘闯;张晋英;刘文彬;李子科;杜晓辉;武鹏;张建;赵杨;乔笑徽;张俊芳 | 申请（专利权）人： | 天津环鑫科技发展有限公司 |
| 主分类号： | H01L21/329 | 分类号： | H01L21/329;H01L29/872 |
| 代理公司： | 天津诺德知识产权代理事务所(特殊普通合伙) 12213 | 代理人： | 栾志超 |
| 地址： | 300384 天津市西青区*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供沟槽肖特基终端区沟槽刻蚀方法及沟槽肖特基制备方法，沟槽式肖特基终端区的沟槽刻蚀方法包括在沟槽式肖特基的终端区刻蚀多个沟槽，沟槽的宽度小于3um。沟槽式肖特基的制备方法包括：提供衬底材料；沟槽刻蚀；生长栅氧化层；沉积多晶硅，多晶刻蚀；沉积介质层；孔层刻蚀；势垒金属溅射或沉积，完成势垒合金，进行正面金属沉积，使用上述沟槽刻蚀方法对衬底材料的终端区进行沟槽刻蚀。该沟槽刻蚀的方法加工工艺难度降低，终端的沟槽与原胞区的沟槽深度上差异不大；沟槽poly填充和刻蚀后的光刻工艺的难度降低；后续孔层的光刻工艺难度的降低；终端区中沟槽中的多晶硅与正面金属电极短接，进一步提升器件的终端可靠性。 | ||
| 搜索关键词： | 沟槽刻蚀 肖特基 终端区 刻蚀 沟槽式 沉积 制备 衬底材料 光刻工艺 多晶硅 加工工艺难度 正面金属电极 终端 金属沉积 难度降低 势垒金属 提升器件 栅氧化层 介质层 短接 多晶 溅射 势垒 填充 原胞 合金 生长 | ||
【主权项】：
1.沟槽式肖特基终端区的沟槽刻蚀方法，其特征在于：包括在所述沟槽式肖特基的终端区刻蚀多个沟槽，所述沟槽的宽度小于3um。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津环鑫科技发展有限公司，未经天津环鑫科技发展有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710669336.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
