[发明专利]一种高电源抑制比的低压差线性稳压器

摘要

一种高电源抑制比的低压差线性稳压器，属于电源管理技术领域。功率管的漏极通过第一分压电阻后连接第二分压电阻的一端和误差放大器的第一输入端，误差放大器的第二输入端接基准电压；钳位运放及前馈通路中第十四NMOS管MN14的栅极连接第十五NMOS管MN15的栅极和误差放大器的输出端，其漏极连接第十PMOS管MP10的漏极、第九PMOS管MP9的栅极和超级源随结构的正向输入端；第十PMOS管MP10的源极连接第九PMOS管MP9的漏极；第十一PMOS管MP11的栅漏短接并连接第十PMOS管MP10的栅极和第十五NMOS管MN15的漏极，其源极连接功率管的漏极；超级源随结构的负向输入端连接其输出端和功率管的栅极。本发明通过引入超级源随结构和钳位运放，提高了LDO高频段的电源抑制PSR。

主权项

1.一种高电源抑制比的低压差线性稳压器，包括功率管(MP0)、第一分压电阻(R1)、第二分压电阻(R2)和误差放大器，所述功率管(MP0)的源极接电源电压，其漏极通过第一分压电阻(R1)后连接第二分压电阻(R2)的一端和所述误差放大器的第一输入端，所述误差放大器的第二输入端接基准电压，第二分压电阻(R2)的另一端接地；其特征在于，所述低压差线性稳压器还包括超级源随结构和钳位运放及前馈通路，所述钳位运放及前馈通路包括第九PMOS管(MP9)、第十PMOS管(MP10)、第十一PMOS管(MP11)、第十四NMOS管(MN14)和第十五NMOS管(MN15)，第十四NMOS管(MN14)的栅极连接第十五NMOS管(MN15)的栅极和所述误差放大器的输出端，其漏极连接第十PMOS管(MP10)的漏极、第九PMOS管(MP9)的栅极和所述超级源随结构的正向输入端；第十PMOS管(MP10)的源极连接第九PMOS管(MP9)的漏极；第十一PMOS管(MP11)的栅漏短接并连接第十PMOS管(MP10)的栅极和第十五NMOS管(MN15)的漏极，其源极连接所述功率管(MP0)的漏极；第九PMOS管(MP9)的源极接电源电压，第十四NMOS管(MN14)和第十五NMOS管(MN15)的源极接地；所述超级源随结构的负向输入端连接其输出端和所述功率管(MP0)的栅极；所述超级源随结构包括第十六NMOS管(MN16)、第十七NMOS管(MN17)、第十八NMOS管(MN18)、第十九NMOS管(MN19)、第二十NMOS管(MN20)、第十二PMOS管(MP12)、第十三PMOS管(MP13)、第十四PMOS管(MP14)、第一电流源(Ib1)、第二电流源(Ib2)、第三电流源(Ib3)、第四电流源(Ib4)和电阻(Rc)，第十六NMOS管(MN16)的栅极作为所述超级源随结构的正向输入端，其源极连接第十二PMOS管(MP12)的栅极并通过第一电流源(Ib1)后接地；第十八NMOS管的栅漏短接并连接第十九NMOS管(MN19)的栅极和第十二PMOS管(MP12)的漏极，第十九NMOS管(MN19)的漏极接第十三PMOS管(MP13)的漏极和第十四PMOS管(MP14)的栅极，第十四PMOS管(MP14)的漏极连接第二十NMOS管(MN20)的栅极并通过电阻(Rc)后接地；第二电流源(Ib2)的负极连接电源电压，其正极连接第十二PMOS管(MP12)和第十三PMOS管(MP13)的源极；第三电流源(Ib3)的负极连接电源电压，其正极连接第十七NMOS管(MN17)的栅极、第十四PMOS管(MP14)的源极和第二十NMOS管(MN20)的漏极并作为所述超级源随结构的输出端；第十三PMOS管(MP13)的栅极连接第十七NMOS管(MN17)的源极并通过第四电流源(Ib4)后接地，第十六NMOS管(MN16)和第十七NMOS管(MN17)的漏极接电源电压，第十八NMOS管(MN18)、第十九NMOS管(MN19)和第二十NMOS管(MN20)的源极接地。