[发明专利]非易失性存储器设备和包括其的存储设备有效
申请号: | 201710674694.0 | 申请日: | 2017-08-09 |
公开(公告)号: | CN107731252B | 公开(公告)日: | 2023-07-04 |
发明(设计)人: | 南尚完;朴商仁 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | G11C7/12 | 分类号: | G11C7/12;G11C8/12 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 邵亚丽 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种非易失性存储器设备,包括存储器单元阵列、行解码器电路、页缓冲器电路和控制逻辑电路。所述控制逻辑电路控制所述行解码器电路和所述页缓冲器电路执行:(1)预编程,即,顺序地选择多个存储器块并且增大所选存储器块的串选择晶体管或接地选择晶体管的阈值电压,以及(2)在完成所述预编程之后,主编程,即,顺序地选择所述多个存储器块、对所选存储器块的串选择晶体管或接地选择晶体管编程并且通过使用验证电压执行验证。 | ||
搜索关键词: | 非易失性存储器 设备 包括 存储 | ||
【主权项】:
一种非易失性存储器设备,包括:存储器单元阵列,所述存储器单元阵列包括多个存储器块,每个存储器块包括多个单元串,每个单元串包括接地选择晶体管、多个存储器单元和串选择晶体管;行解码器电路,通过接地选择线、字线和串选择线连接到每个存储器块的接地选择晶体管、存储器单元和串选择晶体管;页缓冲器电路,通过多个位线连接到每个存储器块的所述单元串的所述串选择晶体管;以及控制逻辑电路,被配置为控制所述行解码器电路和所述页缓冲器电路执行预编程并且在完成所述预编程之后执行主编程,所述预编程,即顺序地选择所述多个存储器块并且增大所选存储器块的所述串选择晶体管或所述接地选择晶体管的阈值电压,所述主编程,即顺序地选择所述多个存储器块、对所选存储器块的所述串选择晶体管或所述接地选择晶体管编程并且通过使用第一验证电压执行验证。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710674694.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种重新布线层结构及其制作方法
- 下一篇:集成电路的塑料封装的方法及集成电路