[发明专利]硅基IGBT和碳化硅肖特基二极管混合的栅驱动系统

摘要

一种硅基IGBT和碳化硅肖特基二极管混合的栅驱动系统，包括驱动输入级、逻辑使能电路、电流源电路、IGBT栅极电压对时间的变化率检测电路、IGBT集电极电流对时间的二阶微分变化率检测电路以及IGBT管、肖特基二极管D1和采样电阻Rx。通过对IGBT的栅极电压VG和栅极电压的变化率dVG/dt以及集电极电流的二阶变化率d(dIc/dt)/dt进行采样和检测，实时的掌握IGBT开启过程的各个阶段，之后经过逻辑使能电路的判断并对栅驱动电路中的电流源电路进行控制，便可以改变IGBT开启过程的驱动电流大小，从而达到在IGBT的开启过程中抑制电流振荡减小电流过冲和开启损耗的目的。

主权项

一种硅基IGBT和碳化硅肖特基二极管混合的栅驱动系统，其特征在于：包括驱动输入级、逻辑使能电路、电流源电路、IGBT栅极电压对时间的变化率检测电路即米勒平台检测电路、IGBT集电极电流对时间的二阶微分变化率检测电路以及IGBT管、肖特基二极管D1和采样电阻Rx；通过IGBT栅极电压对时间的变化率检测电路对IGBT的栅极电压VG和栅极电压的变化率dVG/dt进行采样和检测以及IGBT集电极电流对时间的二阶微分变化率检测电路对IGBT集电极电流的二阶变化率d(dIc/dt)/dt进行采样和检测，实时的掌握IGBT开启过程的各个阶段，逻辑使能电路对输入的IGBT的栅极电压VG、米勒平台检测信号dVG/dt和IGBT集电极电流的二阶变化率d(dIc/dt)/dt检测信号进行逻辑处理后对电流源电路进行控制，电流源电路根据逻辑使能电路输出信号的改变，调整IGBT栅极驱动电流的大小以调节IGBT的开启速度，从而达到在IGBT的开启过程中抑制电流振荡、减小电流过冲和开启损耗的目的；驱动输入级包括PMOS管MPa、NMOS管MNa以及电阻RON和电阻ROFF，PMOS管MPa的栅极与NMOS管MNa的栅极互连作为整个栅驱动系统的输入端与输入电压VIN连接，PMOS管MPa的源极接VCC，PMOS管MPa的漏极接电阻RON的一端，NMOS管MNa的源极接地，NMOS管MNa的漏极连接电阻ROFF的一端，电阻RON的另一端与电阻ROFF的另一端互连；IGBT管的发射极接电阻Rx的一端，电阻Rx的另一端接地，二极管D1的正极连接IGBT管的发射极，二极管D1的负极连接IGBT管的集电极，IGBT管的栅极连接驱动输入级中电阻RON与电阻ROFF的互连端；IGBT栅极电压对时间的变化率dVG/dt检测电路即米勒平台检测电路包括微分电路、滤波电路、预值电压设定电路及比较电路；输入信号VG经微分电路、滤波电路的输出信号与预值电压设定电路的输出信号共同送入比较电路进行比较，比较结果即是IGBT栅极电压对时间的变化率dVG/dt检测电路即米勒平台检测电路的输出；其中：微分电路包括电阻R3和电容C1，电容C1的一端连接输入信号VG+，电容C1的另一端连接电阻R3的一端并作为微分电路的输出端，电阻R3的另一端接地并连接VG‑；滤波电路包括电阻R1、电阻R2以及电容C2和电容C3，电阻R1的一端与电阻R2的一端互连作为滤波电路的输入端与微分电路的输出端连接，电阻R1的另一端连接电容C2的一端，电阻R2的另一端连接电容C3的一端并作为滤波电路的输出端，电容C2的另一端和电容C3的另一端均接地；预值电压设定电路包括电阻R4、电阻R5和电阻R7，电阻R7的一端连接VCC，电阻R7的另一端与电阻R4的一端互连并连接电阻R5的一端，电阻R4的另一端接地；比较电路包括电阻R6和运算放大器COMP1，电阻R6的一端连接预值电压设定电路中电阻R5的另一端和运算放大器COMP1的负输入端，运算放大器COMP1的正输入端连接滤波电路的输出端，运算放大器COMP1的输出端连接电阻R6的另一端并作为IGBT栅极电压对时间的变化率dVG/dt检测电路即米勒平台检测电路的输出端；IGBT集电极电流对时间的二阶微分变化率d(dIc/dt)/dt检测电路包括一阶微分电路、二阶微分电路、滤波电路、预值电压设定电路及比较电路；一阶微分电路的输出端连接二阶微分电路的输入端，一阶微分电路的输入端连接采样电阻Rx与IGBT管发射极的连接端，二阶微分电路的输出端连接滤波电路，滤波电路的输出与设定的预值电压通过比较电路进行比较，比较的结果即是IGBT集电极电流对时间的二阶微分变化率d(dIc/dt)/dt检测电路的输出；其中，一阶微分电路包括电阻R8和电容C4，电容C4的一端连接电阻Rx与IGBT管发射极的连接端，电容C4的另一端连接电阻R8的一端并作为一阶微分电路的输出端，电阻R3的另一端接地；二阶微分电路包括电阻R8’和电容C4’，电容C4’的一端连接一阶微分电路的输出端，电容C4’的另一端连接电阻R8’的一端并作为二阶微分电路的输出端，电阻R8’的另一端接地；滤波电路包括电阻R9、电阻R10以及电容C5和电容C6，电阻R9的一端与电阻R10的一端互连作为滤波电路的输入端与二阶微分电路的输出端连接，电阻R9的另一端连接电容C5的一端，电阻R10的另一端连接电容C6的一端并作为滤波电路的输出端，电容C5的另一端和电容C6的另一端均接地；预值电压设定电路包括电阻R11、电阻R12和电阻R14，电阻R14的一端连接VCC，电阻R14的另一端与电阻R11的一端互连并连接电阻R12的一端，电阻R11的另一端接地；比较电路包括电阻R13和运算放大器COMP2，电阻R13的一端连接预值电压设定电路中电阻R12的另一端和运算放大器COMP2的负输入端，运算放大器COMP2的正输入端连接滤波电路的输出端，运算放大器COMP2的输出端连接电阻R13的另一端并作为IGBT集电极电流对时间的二阶微分变化率d(dIc/dt)/dt检测电路的输出端；逻辑使能电路包括三个JK触发器JK1、JK2和JK3、一个异或门、一个反相器INV1以及三个或非门NOR1、NOR2和NOR3；IGBT的栅极电压VG连接触发器JK1的输入端VIN1,米勒平台检测信号dVG/dt连接触发器JK2的输入端VIN2，IGBT集电极电流的二阶变化率d(dIc/dt)/dt检测信号连接触发器JK3的输入端VIN3，触发器JK1的J端连接高电平“1”，K端连接低电平“0”，输出Q端连接反相器INV1后再连接或非门NOR1的一个输入端，或非门NOR1的另一个输入端连接触发器JK2的输出Q端和异或门的一个输入端，或非门NOR1的输出端连接或非门NOR2的一个输入端，触发器JK2的J端连接触发器JK1输出Q端，K端连接低电平“0”，触发器JK3的J端连接触发器JK2的输出Q端，触发器JK3的K端连接低电平“0”，触发器JK3的输出Q端连接异或门的另一个输入端，栅驱动系统的输入电压VIN分别连接三个JK触发器的CLR端，栅驱动系统的输入电压VIN还连接或非门NOR3的一个输入端和或非门NOR2的另一个输入端，或非门NOR3的另一个输入端连接异或门的输出端，或非门NOR2的输出out1和或非门NOR3的输出out2作为逻辑使能电路的输出控制信号连接至电流源电路；电流源电路包括依次连接的启动电路、带隙基准电路和电流镜电路；其中，启动电路包括PMOS管MP10和PMOS管MP11，NMOS管MN10、NMOS管MN11和NMOS管MN12，PMOS管MP10的源极和PMOS管MP11的源极均连接VCC，PMOS管MP10的漏极连接NMOS管MN10的栅极和NMOS管MN11的漏极，PMOS管MP11的栅极连接NMOS管MN10的漏极，PMOS管MP11的漏极与NMOS管MN12的漏极和栅极以及NMOS管MN11的栅极连接在一起，PMOS管MP10的栅极、NMOS管MN10的源极、NMOS管MN11的源极以及NMOS管MN12的源极均接地；带隙基准电路包括PMOS管MP12～PMOS管MP15，电阻R15、电阻R16和电阻R17，晶体管Q1和晶体管Q2以及运算放大器A1；PMOS管MP12的栅极与PMOS管MP13的栅极、PMOS管MP14的栅极、PMOS管MP15的栅极以及运算放大器A1的输出端互连并连接启动电路中PMOS管MP11的栅极，PMOS管MP12的源极、PMOS管MP13的源极、PMOS管MP14的源极以及PMOS管MP15的源极均连接VCC，PMOS管MP12的漏极与运算放大器A1的负输入端、电阻R17的一端以及晶体管Q1的发射极连接在一起，PMOS管MP13的漏极与运算放大器A1的正输入端、电阻R15的一端以及电阻R16的一端连接在一起，电阻R15的另一端连接晶体管Q2的发射极，电阻R16的另一端、电阻R17的另一端以及晶体管Q1的集电极和基极、晶体管Q2的集电极和基极均接地，PMOS管MP12的栅极与PMOS管MP13的栅极、PMOS管MP14的栅极以及PMOS管MP15的栅极互连并与运算放大器A1的输出端和启动电路中PMOS管MP11的栅极连接在一起，PMOS管MP14的漏极输出电流源I1,PMOS管MP15的漏极输出电流源I2；电流镜电路包括NMOS管MN13～NMOS管MN20，PMOS管MP16、PMOS管MP17、PMOS管MP18以及开关S1和S2；开关S1的一端连接带隙基准电路中PMOS管MP14漏极输出的电流源I1，开关S2的一端连接带隙基准电路中PMOS管MP15漏极输出的电流源I2，开关S1的另一端与开关S2的另一端互连并连接NMOS管MN13的漏极和栅极以及NMOS管MN15的栅极，NMOS管MN13的源极连接NMOS管MN14的漏极和栅极以及NMOS管MN16的栅极，开关S1的控制端和开关S2的控制端分别连接逻辑使能电路输出的控制信号out1和out2，NMOS管MN15的漏极连接VCC，NMOS管MN15的源极连接NMOS管MN16的漏极和NMOS管MN17的栅极，PMOS管MP16的源极和PMOS管MP17的源极均连接VCC，PMOS管MP16的栅极与PMOS管MP17的栅极互连并连接PMOS管MP16的漏极和NMOS管MN17的漏极，NMOS管MN17的源极连接NMOS管MN18的漏极，PMOS管MP17的漏极连接PMOS管MP18的源极，PMOS管MP18的漏极与NMOS管MN19的漏极互连并作为电流镜电路的输出端同时也是电流源电路的输出端连接至IGBT栅极，PMOS管MP18的栅极与NMOS管MN19的栅极互连并连接栅驱动系统的输入电压VIN，NMOS管MN19的源极连接NMOS管MN20的漏极，NMOS管MN20的栅极与NMOS管MN18的栅极互连并与NMOS管MN14的漏极和栅极以及NMOS管MN16的栅极连接在一起，NMOS管MN20的源极、NMOS管MN18的源极、NMOS管MN16的源极及NMOS管MN14的源极均接地。