[发明专利]集成电路安全性评估与检测方法

摘要

本发明涉及集成电路安全领域，为实现确保集成电路可靠性，增强相关系统的安全性，提出一种集成电路安全性评估与检测系统，通过对待测电路进行设计缺陷验证以及硬件木马检测，实现对集成电路系统的安全性评估。本发明采用的技术方案是，集成电路安全性评估与检测方法，步骤如下1)建立硬件木马库，分为硅前和硅后两个方面2)设计缺陷验证步骤，采用模拟验证的方法分析电路的设计缺陷由检查机制将仿真结果与预期结果相比较，由此发现设计的功能缺陷；3)检测步骤完成硬件木马的检测。本发明主要应用于集成电路安全场合。

主权项

一种集成电路安全性评估与检测方法，其特征是，步骤如下：1)建立硬件木马库，分为硅前和硅后两个方面：a)硅前阶段：硅前阶段是指流片之前的设计阶段，首先需要对现有的开源硬件木马设计进行搜集整理，提取硬件木马的功能、激活方式、插入位置、插入方式特征，根据特征对其进行分类，进而形成初步硬件木马库；b)硅后阶段：硅后阶段则是指流片之后的集成电路芯片，采用侧信道分析的方式，对含有不同种类的硬件木马芯片工作过程中的电流、功耗、电磁、延时信息进行特征提取，发掘各种类硬件木马对整体电路侧信道信息的改变形式，形成硅后的硬件木马特征库；2)设计缺陷验证步骤，采用模拟验证的方法分析电路的设计缺陷，通过自动测试向量生成的方式向待测设计施加测试激励，经过仿真得到输出结果，在仿真过程中通过覆盖模型记录覆盖率结果，最后由检查机制将仿真结果与预期结果相比较，由此发现设计的功能缺陷；3)检测步骤：在硅前阶段通过分析设计数据，编写测试脚本，以硬件木马库为参考样本在线监测少态节点活动，匹配挖掘硬件木马，识别可疑指令，并定位电路的安全漏洞；在硅后阶段，在线采集集成电路的侧信道信息，利用主成分分析、马氏距离对应算法处理数据，通过与硬件木马库中收集的特征信息对比，完成硬件木马的检测。