[发明专利]一种用于周期测量的传感器信号处理的ASIC及其应用

摘要

本发明提供了一种用于传感器信号处理的全定制ASIC（为专门应用而设计的集成电路），所述ASIC专门用于消除周期性往复运动的周期测量中的系统误差；所述ASIC具有5个引脚，第一引脚为电源正极引脚，第二引脚为控制信号引脚，用于连接至CPU或仪器控制电路，第三引脚为信号输入端，用于连接光电门电路的输出端，第四引脚为信号输出端，用于连接计时器和计数器，第五引脚为电源地线引脚；所述ASIC取消了现有技术中的运算放大器、电压比较器、A/D转换器，整个电路全部由CMOS电路构成开关电路，因此本发明的电路结构更简单，抗干扰能力更强，电路功耗更低。

主权项

一种用于周期测量的传感器信号处理的ASIC（为专门应用而设计的集成电路），所述ASIC专门用于消除周期性往复运动的周期测量中的系统误差，所述系统误差是指由测量原理、测量仪器本身所带来的、不能通过多次测量取平均值的方法来消除的误差，其特征在于：所述ASIC仅对单摆摆球从正方向经过传感器位置时的输出信号作出响应，对单摆摆球从反方向经过传感器位置时的输出信号不作出响应，其输出信号的任意两个相邻脉冲之间的时间间隔即为单摆周期；所述ASIC具有5个引脚，第一引脚为电源正极引脚，第二引脚为控制信号引脚，用于连接至CPU或仪器控制电路，第三引脚为信号输入端，用于连接光电门电路的输出端，第四引脚为信号输出端，用于连接计时器和计数器，第五引脚为电源地线引脚；所述ASIC包括：传感器信号整形电路、启停控制电路、核心处理电路；所述电路具有一个传感器信号输入端（INPUT）、一个信号输出端（OUTPUT）、一个启停控制端（CONTROL）；传感器信号输入端（INPUT）连接至传感器电路，信号输出端（OUTPUT）连接至计时器电路和/或计数器电路；所述ASIC的传感器信号整形电路、启停控制电路、核心处理电路全部由MOS晶体管构成，无电阻、电容、电感元件；所有MOS晶体管全部工作于开关状态；所述传感器信号整形电路用于对传感器输出的模拟信号进行整形变为方波脉冲信号，并同时取得反相的方波脉冲信号，两个互为反相的方波脉冲信号输出至核心电路；所述整形电路由两对结构对称的PMOS晶体管、NMOS晶体管以两个串联的CMOS反相器的形式构成；整形电路接收来自传感器电路的输出信号，并将整形后的输出信号传送至核心处理电路；所述启停控制电路具有一个启停控制端，用于接收测量仪器控制电路或CPU发出的核心电路开始工作和停止工作的控制信号；当测量仪器控制电路或CPU向该控制端发出高电平信号时，ASIC的核心电路停止工作；当测量仪器控制电路或CPU向该控制端发出低电平信号时，ASIC的核心电路正常工作；所述核心电路专门用于：在设定的单摆单一运动方向的传感器脉冲信号下降沿到来时使ASIC输出电平由低电平状态翻转为高电平状态，并通知计时器、计数器记下当时的时间、振动次数；在设定的单摆单一运动方向的传感器脉冲信号上升沿到来时使ASIC输出电平由高电平状态翻转为低电平状态；且，当单摆在相反方向运动经过传感器时，核心电路对传感器电路发出的脉冲信号不作出任何响应，ASIC输出电平保持为低电平状态；即：在传感器信号输入端（INPUT）第N次由高电平状态跳变为低电平状态时，即传感器信号输入端（INPUT）接收到传感器电路发来的下降沿脉冲信号时，信号输出端（OUTPUT）才会发生由低电平变为高电平的状态转换，在传感器信号输入端（INPUT）第N次由低电平状态跳变为高电平状态时，即传感器信号输入端（INPUT）接收到传感器电路发来的上升沿脉冲信号时，信号输出端（OUTPUT）才会发生由高电平变为低电平的状态转换，这里N为奇数；当N为偶数时，信号输出端（OUTPUT）不发生变化，保持原来的低电平状态不变；所述ASIC包括32个MOS晶体管；其中第一MOS管、第三MOS管、第五MOS管、第六MOS管、第九MOS管、第十一MOS管、第十四MOS管、第十五MOS管、第十七MOS管、第十九MOS管、第二十一MOS管、第二十三MOS管、第二十五MOS管、第二十七MOS管、第二十八MOS管、第三十一MOS管为PMOS晶体管，第二MOS管、第四MOS管、第七MOS管、第八MOS管、第十MOS管、第十二MOS管、第十三MOS管、第十六MOS管、第十八MOS管、第二十MOS管、第二十二MOS管、第二十四MOS管、第二十六MOS管、第二十九MOS管、第三十MOS管、第三十二MOS管为NMOS晶体管；第一MOS管与第二MOS管、第九MOS管与第十MOS管、第十一MOS管与第十二MOS管、第十九MOS管与第二十MOS管分别构成CMOS传输门；第二十一MOS管的栅极、第二十二MOS管的栅极均电连接至所述ASIC的第三引脚；第三十一MOS管的源极与第三十二MOS管的漏极均电连接至所述ASIC的第四引脚，信号输出端连接至计时器电路、计数器电路；第五MOS管的栅极、第八MOS管的栅极、第十三MOS管的栅极、第十四MOS管的栅极均电连接至所述ASIC的第二引脚，该控制端连接至控制电路或CPU，当控制电路或CPU发送高电平至该控制端时，ASIC停止工作；当控制电路或CPU发送低电平至该控制端时，ASIC正常工作；第二十三MOS管的源极、第二十四MOS管的漏极、第十九MOS管的栅极、第十二MOS管的栅极、第十MOS管的栅极、第一MOS管的栅极均电连接；第二十一MOS管的源极、第二十二MOS管的漏极、第二十三MOS管的栅极、第二十四MOS管的栅极、第二MOS管的栅极、第九MOS管的栅极、第十一MOS管的栅极、第二十MOS管的栅极、第二十八MOS管的栅极、第三十MOS管的栅极均电连接；第二十五MOS管的源极与第二十六MOS管的漏极、第二十七MOS管的栅极、第二十九MOS管的栅极均电连接；第一MOS管的源极、第二MOS管、的源极、第十一MOS管的漏极、第十二MOS管的漏极、第十五MOS管的栅极、第十六MOS管的栅极、第十九MOS管的源极、第二十MOS管的源极、第二十五MOS管的栅极、第二十六MOS管的栅极均电连接；第一MOS管的漏极、第二MOS管的漏极、第三MOS管的栅极、第四MOS管的栅极、第九MOS管的源极、第十MOS管的源极均电连接；第三MOS管的源极、第四MOS管的漏极、第六MOS管的栅极、第七MOS管的栅极、第十一MOS管的源极、第十二MOS管的源极均电连接；第五MOS管的源极、第六MOS管的漏极电连接；第六MOS管的源极、第七MOS管的漏极、第八MOS管的漏极、第九MOS管的漏极、第十MOS管的漏极均电连接；第十四MOS管的源极、第十五MOS管的漏极电连接；第十五MOS管的源极、第十六MOS管的漏极、第十七MOS管的栅极、第十八MOS管的栅极均电连接；第十七MOS管的源极、第十八MOS管的漏极、第十九MOS管的漏极、第二十MOS管的漏极均电连接；第二十七MOS管的源极、第二十八MOS管的源极、第二十九MOS管的漏极、第三十一MOS管的栅极、第三十二MOS管的栅极均电连接；第二十九MOS管的源极、第三十MOS管的漏极电连接；第三MOS管的漏极、第五MOS管的漏极、第十四MOS管的漏极、第十七MOS管的漏极、第二十一MOS管的漏极、第二十三MOS管的漏极、第二十五MOS管的漏极、第二十七MOS管的漏极、第二十八MOS管的漏极、第三十一MOS管的漏极均电连接至所述ASIC的第一引脚；第四MOS管的源极、第七MOS管的源极、第八MOS管的源极、第十三MOS管的源极、第十六MOS管的源极、第十八MOS管的源极、第二十二MOS管的源极、第二十四MOS管的源极、第二十六MOS管的源极、第三十MOS管的源极、第三十二MOS管的源极均电连接至所述ASIC的第五引脚；第一MOS管、第三MOS管、第五MOS管、第六MOS管、第九MOS管、第十一MOS管、第十四MOS管、第十五MOS管、第十七MOS管、第十九MOS管、第二十一MOS管、第二十三MOS管、第二十五MOS管、第二十七MOS管、第二十八MOS管、第三十一MOS管的P型衬底均电连接至所述ASIC的第一引脚；第二MOS管、第四MOS管、第七MOS管、第八MOS管、第十MOS管、第十二MOS管、第十三MOS管、第十六MOS管、第十八MOS管、第二十MOS管、第二十二MOS管、第二十四MOS管、第二十六MOS管、第二十九MOS管、第三十MOS管、第三十二MOS管的N型衬底均电连接至所述ASIC的第五引脚；第二十一MOS管、第二十二MOS管、第二十三MOS管、第二十四MOS管构成整形电路；第五MOS管、第八MOS管、第十三MOS管、第十四MOS管构成启停控制电路；其余MOS管构成核心电路。