[发明专利]一种高阶曲率校正基准电压源

摘要

本发明属于模拟集成电路技术领域，具体涉及到一种高阶曲率校正基准电压源。本发明利用简单的分流电路对PTAT电流进行分流，从而产生一支CTAT电流，简化了CTAT电流产生电路，减小版图面积与设计难度；引入了一个新的正温电压对阈值电压进行预补偿，减弱对后级补偿电路的补偿能力的需求，保证两个PMOS管都工作在正常饱和状态；并利用分段电流曲率校正技术，得到了一个高阶曲率校正的输出基准电压。此外，本发明的基准电压源未使用电阻以及运放，有效地减小整个基准电路的版图面积和设计的复杂性。

主权项

1.一种高阶曲率校正基准电压源，包括启动模块、正温电流产生模块、分流模块、VTH预补偿模块、高温电流补偿模块、低温电流补偿模块和电压叠加模块，其特征在于：所述启动模块用于使整个基准电路摆脱“0”简并偏置点，由PMOS管MSP1和NMOS管MSN1～MSN2组成；MSP1的源极和衬底与电源电压AVDD相连，MSP1和MSN2的漏极与MSN1的栅极相连，MSP1和MSN2的栅极与正温电流产生模块的VQ节点相连，MSN1的漏极与正温电流产生模块的VBP节点相连，MSN1和MSN2的源极以及衬底与地电位AGND相连；所述正温电流产生模块用于产生一个PTAT电流，该PTAT电流与μnT2成正比，其中μn是电子迁移率，T是绝对温度，由PMOS管MAP1～MAP5、MP1～MP6，NMOS管MAN1～MAN5、MN1～MN7、MNC以及PNP管Q1～Q3、QB组成；MAP1、MAP2、MAP3、MAP4、MP1、MP2、MP5的源极与电源电压AVDD相连，MAP1～MAP5和MP1～MP6的衬底与电源电压AVDD相连，MAP1、MP1、MP2和MP5的栅极与MP6和MN6的漏极以及VBP节点相连，MAP1和MAN1的漏极与MAN1、MAN2和MAN3的栅极相连，MAP2和MAP3的栅极与MAP2和MAN2的漏极相连，MAP3和MAN4的漏极与MAN4、MAN5、MN1、MN2和MN6的栅极以及VBN节点相连，MAP4、MAP5、MP3、MP4和MP6的栅极与MAP5和MAN3的漏极以及VBP_C节点相连，MAP4的漏极与MAP5的源极相连，MP1的漏极与MP3的源极相连，MP2的漏极与MP4的源极相连，MP5的漏极与MP6的源极相连，MP3和MN1的漏极与MN7和MNC的栅极以及VQ节点相连，MP4和MN2的漏极与MN3、MN4和MN5的栅极以及VBN_C节点相连；QB、Q1、Q2和Q3的集电极以及基极与地电位AGND相连，MAN1、MAN2和MAN3的源极与地电位AGND相连，MAN4的源极与MAN5的漏极相连，MAN5的源极与QB的发射极相连，MN1的源极与MN3的漏极相连，MN2的源极与MN4的漏极相连，MN3的源极与Q2的发射极相连，MN4的源极与MN5的漏极相连，MN5的源极与Q1的发射极相连，MN6的源极与MN7的漏极相连，MN7的源极与Q3的发射极相连，MNC的漏极和源极以及衬底与地电位AGND相连，MN1～MN7和MAN1～MAN5的衬底与地电位AGND相连；所述分流模块用于对正温电流产生模块产生的PTAT电流进行分流作用，从而产生一个CTAT电流，由PMOS管MP15、MP16、MPR和NMOS管MNR组成；MP15的源极与电源电压AVDD相连，MP15的栅极与正温电流产生模块中的VBP节点相连，MP15的漏极与MP16的源极相连，MP16的栅极与正温电流产生模块中的VBP_C节点相连，MP16和MNR的漏极与MPR的源极、MNR的栅极以及VM节点相连，MNR的源极、MPR的栅极与MPR的漏极以及地电位AGND相连，MP15和MP16的衬底与电源电压AVDD相连，MNR的衬底与地电位AGND相连，MPR的衬底与VM节点相连；所述VTH预补偿模块用于提取出NMOS的负温度的阈值电压VTH，并使用一个正温度系数电压对VTH进行预补偿操作；由PMOS管MP7～MP10和NMOS管MN8～MN11组成；正温度系数电压即线性区NMOS管MN11的漏源电压VDS；MP7和MP9的源极以及MP7～MP10的衬底与电源电压AVDD相连，MP7和MP9的栅极与正温电流产生模块中的VBP节点相连，MP7的漏极与MP8的源极相连，MP9的漏极与MP10的源极相连，MP8和MP10的栅极与正温电流产生模块中的VBP_C节点相连，MP8和MN9的漏极、MN8的源极与MN10和MN11的栅极以及V2节点相连，MP10和MN8的漏极与MN8和MN9的栅极以及V1节点相连，MN9的源极与MN10的漏极以及Vg节点相连，MN10的源极与MN11的漏极相连，MN11的源极和MN8～MN11的衬底与地电位AGND相连；所述高温电流补偿模块用于产生高温时补偿电流，由PMOS管MP17～MP22和NMOS管MN14～MN18组成；MP17、MP18、MP19、MP21和MP22的源极以及MP17～MP22的衬底与电源电压AVDD相连，MP17和MP18的栅极与MP17和MN14的漏极相连，MP18、MP21和MN15的漏极与MP21和MP22的栅极相连，MP19的栅极与正温电流产生模块中的VBP节点相连，MP19的漏极与MP20的源极相连，MP20的栅极与正温电流产生模块中的VBP_C节点相连，MP20和MN16的漏极与MN15和MN16的栅极相连，MP22的漏极、MN18的漏极、MN17的栅极与MN18的栅极相连，MN14～MN18的源极和衬底与地电位AGND相连，MN14的栅极与分流模块中的VM节点相连；MN17的漏极与电压叠加模块中的Vout节点相连；所述低温电流补偿模块用于产生低温时补偿电流，由PMOS管MP23～MP28和NMOS管MN19～MN23组成；MP23、MP24、MP25、MP27和MP28的源极与电源电压AVDD相连，MP23～MP28的衬底与电源电压AVDD相连，MP23和MP24的栅极与MP23和MN19的漏极相连，MP24、MN20和MN22的漏极与MN22和MN23的栅极相连，MP25的栅极与正温电流产生模块中的VBP节点相连，MP25的漏极与MP26的源极相连，MP26的栅极与正温电流产生模块202中的VBP_C节点相连，MP26和MN21的漏极与MN20和MN21的栅极相连，MP27的栅极、MP28的栅极、MP27的漏极与MN23的漏极相连，MP28的漏极与电压叠加模块中的VNM节点相连，MN19～MN23的源极和衬底与地电位AGND相连，MN19的栅极与分流模块中的VM节点相连；所述电压叠加模块用于将正温度电压MT以及VTH预补偿模块产生的负温度电压相叠加，从而产生基准电压Vout；由PMOS管MP11～MP14和NMOS管MN12、MN13组成；MP11的源极与电源电压AVDD相连，MP11和MP12的衬底与电源电压AVDD相连，MP11的栅极与正温电流产生模块中的VBP节点相连，MP11的漏极与MP12的源极相连，MP12的栅极与正温电流产生模块中的VBP_C节点相连，MP12的漏极、MP13的衬底、MP14的衬底与MP13和MP14的源极以及VK节点相连，MP13的栅极与VTH预补偿模块中的Vg节点相连，MP13和MN12的漏极与MN12和MN13的栅极以及VNM节点相连，MP14的栅极与MP14和MN13的漏极以及Vout节点相连，MN12和MN13的源极以及衬底与地电位AGND相连。