[发明专利]一种3D NAND闪存结构的制备工艺

摘要

本发明提供了一种3D NAND闪存结构的制备工艺，通过在两次CMP平坦化的工艺步骤中增加了磷酸溶液的湿法刻蚀工艺来有效去除O/N堆叠结构最上层的硬质氮化硅层和ONO堆叠结构中邻近所述多晶硅插塞的一部分氮化硅存储层，从而避免ONO堆叠结构中的氮化硅存储层在水平方向上与多晶硅插塞平齐，进而避免了加压时有电子穿过氧化物隧穿层而被氮化硅存储层捕获；同时，控制刻蚀后ONO堆叠结构中的氮化硅存储层的高度高于顶层选择栅(TSG)的高度，从而保证产品的性能。本发明的上述工艺能够有效避免了掺杂离子的减少和阈值电压的劣化，从而提高了产品的整体性能。

主权项

1.一种3D NAND闪存结构的制备工艺，其特征在于，包括以下步骤：沉积多晶硅插塞；第一次平坦化处理，采用化学机械抛光(CMP)工艺平坦化所述多晶硅插塞的表面以露出O/N堆叠结构最上层的硬质氮化硅层；刻蚀去除所述O/N堆叠结构最上层的硬质氮化硅层和ONO堆叠结构中邻近所述多晶硅插塞的一部分氮化硅存储层；所述刻蚀所去除的ONO堆叠结构中的氮化硅存储层的量，以刻蚀后所述ONO堆叠结构中的氮化硅存储层的高度高于顶层选择栅的高度为准；沉积插塞氧化物；第二次平坦化处理，采用化学机械抛光(CMP)工艺平坦化以露出多晶硅插塞；沉积帽氧化层；后端金属制程工艺，形成漏极插塞(Drain Plug)。