[发明专利]阵列基板及其制备方法、显示装置有效
申请号: | 201710736777.8 | 申请日: | 2017-08-24 |
公开(公告)号: | CN107564855B | 公开(公告)日: | 2020-05-26 |
发明(设计)人: | 班圣光;曹占锋;姚琪 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L27/12 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 罗瑞芝;陈源 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明属于显示技术领域,具体涉及一种阵列基板及其制备方法、显示装置。该阵列基板的制备方法包括采用刻蚀工艺在衬底的一侧形成含硅材料膜层的步骤,衬底通过顶针设于刻蚀腔室内,在形成含硅材料薄膜层之前,还包括:在衬底待形成含硅材料薄膜层的另一侧形成刻蚀保护层,刻蚀保护层使得衬底背面对应着顶针区的刻蚀速率与对应着非顶针区的刻蚀速率一致。该阵列基板一方面将现有的阵列基板的9Mask工艺减少使用一道掩模板成为8Mask工艺,能够有效的降低制备过程中的工艺难度;另一方面,通过在玻璃衬底的背面沉积一层SiNx来消除刻蚀不均引起的差异,进而消除刻蚀Pin Mura的产生。其中的刻蚀保护层特别适用于消除含硅材料刻蚀工艺中的衬底背面的刻蚀差异。 | ||
搜索关键词: | 阵列 及其 制备 方法 显示装置 | ||
【主权项】:
一种阵列基板的制备方法,包括采用刻蚀工艺在衬底的一侧形成含硅材料膜层的步骤,所述衬底通过顶针设于刻蚀腔室内,其特征在于,在形成含硅材料薄膜层之前,还包括:在所述衬底待形成所述含硅材料薄膜层的另一侧形成刻蚀保护层,所述刻蚀保护层使得所述衬底背面对应着顶针区的刻蚀速率与对应着非顶针区的刻蚀速率一致。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710736777.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种新型的组合式二沉池
- 下一篇:一种新型微生物微选择驯化设备
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造