[发明专利]处理被处理体的方法有效
| 申请号： | 201710754868.4 | 申请日： | 2017-08-29 |
| 公开（公告）号： | CN107799400B | 公开（公告）日： | 2021-07-02 |
| 发明（设计）人： | 田端雅弘;木原嘉英 | 申请（专利权）人： | 东京毅力科创株式会社 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;H01L21/311;H01L21/02 |
| 代理公司： | 北京尚诚知识产权代理有限公司 11322 | 代理人： | 龙淳 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种在被处理体上的图案形成中能够应对伴随着高度集成化的微细化和多样的形状的图案的形成的技术。在一实施方式的处理被处理体的方法中，被处理体包括第一凸部、第二凸部、被蚀刻层和槽部，槽部设置在该被处理体的主面并设置在该被蚀刻层，被夹在该第一凸部和该第二凸部之间，槽部的内侧的表面包含在该被处理体的该主面，该方法反复执行N次第一流程，其中，N为2以上的整数，第一流程包括：(a)在收纳有被处理体的等离子体处理装置的处理容器内在该被处理体的该主面保形地形成保护膜的步骤；和(b)在上述步骤(a)的执行后，由在处理容器内产生的气体的等离子体对被处理体中的槽部的底部蚀刻的步骤。 | ||
| 搜索关键词： | 处理 方法 | ||
【主权项】：
一种处理被处理体的方法，其特征在于：所述被处理体包括第一凸部、第二凸部、被蚀刻层和槽部，所述被蚀刻层包括包含于该第一凸部的区域和包含于该第二凸部的区域，所述槽部设置于该被处理体的主面且设置于该被蚀刻层，被夹在该第一凸部和该第二凸部之间，所述槽部的内侧的表面包含于所述被处理体的该主面，所述方法反复执行N次第一流程，其中，N为2以上的整数，所述第一流程包括：在收纳有所述被处理体的等离子体处理装置的处理容器内，在该被处理体的该主面保形地形成保护膜的步骤；和在执行所述保形地形成所述保护膜的步骤后，通过在所述处理容器内产生的气体的等离子体对所述被处理体的所述槽部的底部蚀刻的步骤。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社，未经东京毅力科创株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710754868.4/，转载请声明来源钻瓜专利网。
- 上一篇：铝衬垫的刻蚀方法
- 下一篇：用以形成柱掩膜元件的多重图案化制程
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
