[发明专利]复合屏蔽自对准的沟槽MOSFET器件的制备方法有效
| 申请号： | 201710763406.9 | 申请日： | 2017-08-30 |
| 公开（公告）号： | CN107887446B | 公开（公告）日： | 2021-03-16 |
| 发明（设计）人： | 雷燮光;常虹 | 申请（专利权）人： | 万国半导体（开曼）股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L29/423 |
| 代理公司： | 上海信好专利代理事务所(普通合伙) 31249 | 代理人： | 周乃鑫;潘朱慧 |
| 地址： | 英属西印度群岛，开曼群岛，大开曼岛KY*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的各个方面提出了一种沟槽MOSFET器件的制备方法，包括在半导体衬底中，利用掩膜，同时制备一个窄沟槽和一个宽沟槽，以限定窄沟槽和宽沟槽，在半导体衬底上方制备一个绝缘层，带有填满窄沟槽的第一部分，以及部分填充宽沟槽的第二部分，从宽沟槽上完全除去第二部分，保留用第一部分填充的窄沟槽，制备一个栅极电极，在半导体衬底的顶部制备一个本体区，在一部分本体区中制备一个绝缘区，从窄沟槽上除去第一部分氮化物，并且通过填充窄沟槽中的第二导电材料，制备一个接触插头。 | ||
| 搜索关键词： | 复合 屏蔽 对准 沟槽 mosfet 器件 制备 方法 | ||
【主权项】：
一种沟槽MOSFET器件的制备方法，其特征在于，包括：在半导体衬底中利用掩膜，同时制备交替的窄沟槽和宽沟槽，其中掩膜限定了窄沟槽和宽沟槽；在半导体衬底上方制备第一绝缘层，其中第一绝缘层具有填满窄沟槽的第一部分，以及部分填充宽沟槽的第二部分；从宽沟槽上完全除去第一绝缘层的第二部分，保留用第一绝缘层的第一部分填充的窄沟槽；在宽沟槽中制备一个绝缘栅电极；在半导体衬底的顶部中制备一个本体区；在一部分本体区中制备一个源极区；从窄沟槽上完全除去第一绝缘层的第一部分；并且通过用导电材料填充窄沟槽制备一个导电插头。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于万国半导体（开曼）股份有限公司，未经万国半导体（开曼）股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710763406.9/，转载请声明来源钻瓜专利网。
- 上一篇：用于监测端口数据量的方法及装置
- 下一篇：端口丢包检测方法、装置及通信设备
- 同类专利
- 专利分类
