[发明专利]单向放电管的制作方法有效
申请号: | 201710764626.3 | 申请日: | 2017-08-30 |
公开(公告)号: | CN107611087B | 公开(公告)日: | 2020-07-17 |
发明(设计)人: | 何飞 | 申请(专利权)人: | 常州银河世纪微电子股份有限公司 |
主分类号: | H01L21/8222 | 分类号: | H01L21/8222 |
代理公司: | 常州市科谊专利代理事务所 32225 | 代理人: | 孙彬 |
地址: | 213022 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种单向放电管的制作方法,其特征在于,包括以下步骤:一次氧化;一次光刻:在SiO2钝化层上刻掉一部分用于局部掺杂的掺杂区;一次磷掺杂:在上述掺杂区进行淡磷掺杂,形成第三区域;一次硼掺杂:在对上述掺杂区进行淡磷掺杂后,再次对上述掺杂区进行浓硼掺杂,形成第四区域;二次磷掺杂:对硅器件的背面进行大面积浓磷掺杂,形成第一区域,第一区域与第三区域之间的无掺杂的本征硅器件构成第二区域;表面钝化:对硅器件的上表面进行钝化。本发明的方法工序简单,无需进行双面光刻,全程只需要3次光刻就能形成所需要的产品结构,使用该方法制备的单向放电管具有过压保护功能。 | ||
搜索关键词: | 单向 放电 制作方法 | ||
【主权项】:
一种单向放电管的制作方法,其特征在于,包括以下步骤:步骤S1,一次氧化:在P型硅器件的上表面形成一层SiO2钝化层,该钝化层为后续进行局部掺杂提供掩蔽作用,该一次氧化的氧化温度900‑1150℃,氧化层厚度为0.5‑2.5μm;步骤S2,一次光刻:在SiO2钝化层上刻掉一部分用于局部掺杂的掺杂区;步骤S3,一次磷掺杂:在上述掺杂区进行淡磷掺杂,掺杂的方块电阻20‑100Ω/m2,结深10‑40μm,形成第三区域(3);步骤S4,一次硼掺杂:在对上述掺杂区进行淡磷掺杂后,再次对上述掺杂区进行浓硼掺杂,掺杂的方块电阻0.2‑20Ω/m2,结深1‑15μm,形成第四区域(4);步骤S5,二次磷掺杂:对硅器件的背面进行浓磷掺杂,掺杂的方块电阻0.2‑20Ω/□,结深3‑20μm,形成第一区域(1),第一区域(1)与第三区域(3)之间的无掺杂的本征硅器件构成第二区域(2);步骤S6,表面钝化:对硅器件的上表面进行钝化,形成表面钝化层(6)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于常州银河世纪微电子股份有限公司,未经常州银河世纪微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710764626.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造