[发明专利]一种外延结构刻蚀率的检测方法有效
| 申请号： | 201710772328.9 | 申请日： | 2017-08-31 |
| 公开（公告）号： | CN107452642B | 公开（公告）日： | 2019-12-03 |
| 发明（设计）人： | 宋冬门;蒋阳波;吴关平;张静平;郑晓芬 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66 |
| 代理公司： | 11227 北京集佳知识产权代理有限公司 | 代理人： | 党丽;王宝筠<国际申请>=<国际公布>= |
| 地址： | 430074 湖北省武汉市东湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种外延结构刻蚀率的检测方法，对测试晶片上的测试结构，进入酸液之前的外延结构的相对厚度，以及在酸液中静置一段时间之后外延结构的厚度，该酸液为3D NAND存储器中去除叠层的氮化硅层工艺时的生产用酸液，来获得外延结构在实际生产用酸液中的刻蚀率，通过该刻蚀率，可以检测出酸液对外延结构造成的损失程度，进而，进行起到工艺监控的目的。采用离线的方式对3D NAND存储器中去除氮化硅时，造成外延结构损失进行检测，可以定期进行该检测，及时反馈酸液去除氮化硅层时外延结构受到的影响，有利于提高生产的稳定性和产品的良率。 | ||
| 搜索关键词： | 一种 外延 结构 刻蚀 检测 方法 | ||
【主权项】：
1.一种外延结构刻蚀率的检测方法，其特征在于，包括：/n提供测试晶片，所述测试晶片包括衬底及其上的测试结构，所述测试结构包括氧化物的覆盖层、所述覆盖层中暴露所述衬底的通孔以及所述通孔底部的外延结构，所述覆盖层的厚度根据3D NAND存储器中的堆叠层的层数和厚度确定，且利用孔掩膜版，通过刻蚀所述覆盖层形成所述通孔，所述孔掩膜版为3D NAND存储器制造工艺中用于形成沟道孔的掩膜版；/n测量外延结构上表面至通孔上表面的第一高度；/n将所述测试晶片放置入酸液中并保持预设时间，所述酸液为3D NAND存储器中去除叠层的氮化硅层工艺时的生产用酸液；/n测量外延结构上表面至所述通孔上表面的第二高度；/n根据所述第二高度和第一高度之差、所述预设时间，获得外延结构的刻蚀率。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710772328.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
