[发明专利]一种IGBT串联开通过程均压方法

摘要

本发明公开了一种IGBT串联开通均压控制方法，属于电力电子变换技术领域。所述的均压控制方法利用各IGBT配备的开通过程有源箝位电路，并增加简单的隔离检测电路，检测IGBT集射极电压下降时刻。使用FPGA对检测电路返回信号进行信息处理，提取各路IGBT开通过程的延时时间数值，再利用这些时间信息，对各路IGBT驱动信号上升沿进行调节，多次调节后实现各路IGBT均压。本发明提出的均压控制方法适用于部分中高压功率IGBT，方法简单、易实现，可以实现IGBT串联开通过程均压的快速性，同时保证较高的稳定性。

主权项

1.一种多个IGBT串联应用工作电路，包括串联IGBT组(1)，箝位单元(2)，驱动单元(3)和控制单元(4)，所述串联IGBT组由n个IGBT(IGBT₁、IGBT₂、……、IGBT_n)串联连接构成，n为大于等于2的自然数，其中，第一个IGBT(IGBT₁)的射极E₁与第二个IGBT(IGBT₂)的集电极C₂连接，如果n大于2，第k‑1个IGBT(IGBT_k‑1)的射极E_k‑1与第k个IGBT(IGBT_k)的集电极C_k连接，3≤k≤n，所述箝位单元(2)包括n个子箝位单元(21～2n)，每个子箝位单元分别接在各个IGBT的集电极和门极之间，每个子箝位单元输出端都与控制单元(4)连接，返回表征各箝位单元工作时间的脉冲电压信号v_t1～v_tn，所述驱动单元包括n个子驱动单元，每个子驱动单元输出端分别接在各个IGBT门极，驱动IGBT开关动作，每个子驱动单元输入端都与控制单元(4)连接，由控制单元(4)发出各个IGBT的驱动信号v_{d1_m}～v_{dn_m}，其特征在于：所述箝位单元(21～2n)具有相同的电路结构，以第k个IGBT(IGBT_k)的箝位单元k(2k)为例，电路包括箝位电路(2k1)和隔离电路(2k2)，箝位电路(2k1)由一个放电电阻R₁，一个充电电阻R₂，一个二极管D₁，一个稳压管Z₁，一个箝位电容C₀和一个采样电阻R_s组成，放电电阻R₁的一端与IGBT_k的集电极C_k连接，另一端与二极管D₁的阴极连接，二极管D₁的阳极与稳压管Z₁的阴极连接，稳压管Z₁的阳极与箝位电容C₀的一端连接，采样电阻R_s接在箝位电容C₀的另一端和IGBT_k的门极G_k之间，充电电阻R₂并联连接在二极管D₁的两端，隔离电路(2k2)由一个限流电阻R₃和一个光耦芯片组成，限流电阻R₃一端接到门极G_k，另一端接到光耦芯片的正输入端，光耦芯片的负输入端接到箝位电容C₀和采样电阻R_s的连接点，光耦芯片的输出端接到控制单元(4)，当IGBT_k处于关断状态时，IGBT_k的集电极C_k和门极G_k之间电压v_CGk高于稳压管Z₁的稳压值，其电压差通过充电电阻R₂对箝位电容C₀充电，使电容电压v_C0充电至等于该电压差，在IGBT_k开通过程中，当电压v_CGk电压下降到低于电容电压v_C0时，箝位电路(2k1)中电容C₀开始通过放电电阻R₁进行放电，放电电流流过采样电阻R_s，在采样电阻上产生采样电压v_ac，采样电压v_ac加在隔离电路(2k2)中光耦输入端，当v_ac高于光耦工作电压阈值v_th时，光耦输出高电平，光耦将电压v_ac超过其工作电压阈值v_th的时间以脉冲信号v_tk的形式反馈回控制单元(4)；所述控制单元(4)包括一个时间提取单元(40)、一个均压调节单元(41)、n‑2个加法单元和一个延时单元(42)，其中，均压调节单元(41)包含n‑1个子均压调节单元(412～41n)，延时单元(42)包含n‑1个子延时单元(422～42n)，各箝位单元的输出信号v_t1～v_tn都接到时间提取单元(40)输入端，由时间提取单元(40)提取各相邻脉冲电压信号上升沿延时时间数值t₁₂～t_n‑1n，t₁₂与IGBT₂均压调节单元(412)输入端连接，t_k‑1k与IGBT_k均压调节单元(41k)输入端连接，IGBT₂均压调节单元(412)的输出Δt_d2接到边沿延时单元2(422)的输入端，Δt_d2与IGBT₃均压调节单元(413)的输出Δt′_d3都接到第一加法单元的两个输入端，第一加法单元的输出Δt_d3与边沿延时单元3(423)的输入端连接，Δt_dk与IGBT_k+1均压调节单元(41k+1)的输出Δt′_dk+1都接到第k‑1加法单元的两个输入端，第k‑1加法单元的输出Δt_dk+1与边沿延时单元k+1(42k+1)的输入端连接，3≤k≤n；所述的控制单元，其特征在于：所述时间提取单元(40)包含n‑1个子时间提取单元(402～40n)，各子时间提取单元具有相同的程序结构，以时间提取单元2(402)为例，内部包括一个异或门，一个边沿计数器，两个三路输入与门和两个脉宽计数器，输入信号v_t1和v_t2接到异或门的两个输入端，异或门输出信号A，异或门输出端接到边沿计数器输入端，对信号A进行边沿计数，当计数值达到2时边沿计数器输出置高，边沿计数器的输出信号为B，将信号B取反后和信号v_t1、信号A输入第一个与门，第一个与门输出接到计数器1输入端，当v_t1上升沿超前v_t2时，计数器1记录超前时间数值t_12x，当v_t1上升沿滞后v_t2时，计数器1数值为0，将信号B取反后和信号v_t2、信号A输入第二个与门，第二个与门输出接到计数器2输入端，当v_t1上升沿滞后v_t2时，计数器2记录滞后时间数值t_12y，当v_t1上升沿超前v_t2时，计数器1数值为0，使用一个数值t₁₂表示时间提取单元2的输出，当t_12x不为零时，t_12y等于0，将t_12x直接赋值给t₁₂，t₁₂为正值，表示v_t1上升沿超前v_t2，当t_12x等于0时，t_12v不为零，将t_12y取负后赋值给t₁₂，t₁₂为负值，表示v_t1上升沿滞后v_t2，同样的，时间提取单元k(40k)输出信号v_tk‑1和v_tk的上升沿延时时间数值t_k‑1k，如果v_tk‑1的上升沿超前于v_tk，则t_k‑1k为正值，如果v_tk‑1的上升沿滞后于v_tk，则t_k‑1k为负值，3≤k≤n；所述均压调节单元(412～41n)包括一个取绝对值单元、一个乘法单元和一个比例调节器，均压调节单元(412～41n)的输入信号接到乘法单元的一个输入端，同时将该输入信号取绝对值后接到乘法单元的另一个输入端，乘法单元的输出端接到比例调节器的输入端，比例调节器的输出作为均压调节单元(412～41n)的输出；所述边沿延时单元(422～42n)的作用是将前一次的驱动信号上升沿按照输入量延时后得到本次驱动信号，Δt_d2作为IGBT₂驱动信号v_{d2_m}上升沿的延时量，IGBT₂的第m‑1次的驱动信号v_{d2_m‑1}上升沿经过延时v_d2得到第m次驱动信号v_{d2_m}，m为大于1的自然数，Δt_dk+1作为IGBT_k+1驱动信号v_{dk+1_m}上升沿的延时量，IGBT_k+1的第m‑1次的驱动信号v_{dk+1_m‑1}上升沿经过延时v_dk+1得到第m次驱动信号v_{dk+1_m}。