[发明专利]半导体器件及其形成方法在审
| 申请号： | 201710790571.3 | 申请日： | 2017-09-05 |
| 公开（公告）号： | CN109427559A | 公开（公告）日： | 2019-03-05 |
| 发明（设计）人： | 张海洋;常荣耀 | 申请（专利权）人： | 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 徐文欣;吴敏 |
| 地址： | 100176 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 一种半导体器件及其形成方法，方法包括：在底掩膜材料层第一区上形成分立的顶掩膜结构，顶掩膜结构包括顶掩膜层，顶掩膜结构还延伸至边缘区的部分表面；以顶掩膜结构为掩膜，对底掩膜材料层的边缘区以及第三区进行改性处理，在底掩膜材料层的边缘区以及第三区中形成改性层；去除改性层，在底掩膜材料层的边缘区中以及第三区中形成凹槽，且使底掩膜材料层第一区和中间区形成位于相邻凹槽之间的底掩膜层。所述方法简化了图形化的工艺过程。 | ||
| 搜索关键词： | 掩膜材料层 掩膜结构 边缘区 半导体器件 第一区 改性层 掩膜层 改性处理 工艺过程 相邻凹槽 图形化 中间区 分立 掩膜 去除 延伸 | ||
【主权项】：
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，基底上具有底掩膜材料层，底掩膜材料层包括若干第一区，若干第一区沿第一方向和第二方向排列，第一方向和第二方向垂直，沿第一方向排列的相邻第一区之间具有第二区，第二区包括中间区和位于中间区两侧的边缘区，自中间区中心至边缘区中心平行于第一方向，沿第二方向排列的相邻第一区之间具有第三区；在底掩膜材料层第一区上形成分立的顶掩膜结构，顶掩膜结构包括顶掩膜层，顶掩膜结构还延伸至边缘区的部分表面；以顶掩膜结构为掩膜，对底掩膜材料层的边缘区以及第三区进行改性处理，在底掩膜材料层的边缘区以及第三区中形成改性层；去除改性层，在底掩膜材料层的边缘区中以及第三区中形成凹槽，且使底掩膜材料层第一区和中间区形成位于相邻凹槽之间的底掩膜层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710790571.3/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置的形成方法
- 下一篇：半导体元件的精细岛状图案形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
