[发明专利]半导体加工中控制曲度以控制叠对的位置特定的应力调节

摘要

本公开提供了半导体加工中控制曲度以控制叠对的位置特定的应力调节。本公开的技术包括通过校正或调整晶片的弯曲来校正图案叠对误差的系统和方法。特定于位置的对半导体衬底上的应力的调整减小了叠对误差。特定于位置的应力调整独立地修改衬底上的特定区、区域或点位置以改变在那些特定位置处的晶片曲度，这降低了衬底上的叠对误差，转而改进了在衬底上创建的后续图案的叠对。本公开的技术包括：接收具有一定量的叠对误差的衬底；测量衬底的曲度以映射跨衬底的z高度偏差；生成叠对校正图案；以及通过独立于其他坐标位置的修改在特定位置处物理地修改衬底上的内应力。这样的修改可以包括蚀刻衬底的背面表面。一个或多个加工模块可用于这种加工。

主权项

一种用于校正晶片叠对的系统，所述系统包括：计量模块，其被配置成测量衬底的曲度并生成曲度测量，所述曲度测量映射所述衬底的相对于一个或多个参考z高度值的z高度偏差，所述衬底具有工作表面并且具有与所述工作表面相反的背面表面，所述衬底具有初始叠对误差，所述初始叠对误差源自已经被执行以在所述衬底的所述工作表面上创建半导体器件的至少一部分的一个或多个微制造加工步骤；控制器，其被配置成接收所述曲度测量并基于所述曲度测量产生叠对校正图案，所述叠对校正图案基于所述曲度测量定义对所述衬底上的在特定位置处的内应力的调整，其中，在所述叠对校正图案中所述衬底上的第一给定位置具有与所述衬底上的第二给定位置相比不同的定义的内应力调整；以及加工模块，其具有衬底保持器和衬底处理部件，所述衬底处理部件被配置成根据所述叠对校正图案物理地修改所述衬底上的在特定位置处的所述衬底上的内应力，以得到所述衬底的经修改的曲度，具有所述经修改的曲度的衬底具有第二叠对误差，与所述初始叠对误差相比，所述第二叠对误差具有减小的叠对误差。