[发明专利]一种高压配电及设备运行一体化综合保护控制系统及方法

摘要

本发明提供一种高压配电及设备运行一体化综合保护控制系统及方法，包括综合保护控制器、上位机、电压采集单元、电流采集单元。所述的综合保护控制器通过通讯方式连接上位机，通过AI端口连接电压采集单元、电流采集单元，通过DO端口连接高压断路器的分、合闸信号端口，通过DO和AO端口连接低压风机或水泵的驱动装置信号端以及风机或泵出口处的阀门控制信号端。采用以高速DSP芯片为控制核心的控制器，并配有可无限扩展的IO模块，采集母线三相电压及电流信号，在进行高压配电综合保护的同时进行高、低压设备联动控制和保护，当配电母线端发现故障时，同时切断高压供电电源和低压关键设备的供电回路或切换至备用电源，对设备进行快速保护。

主权项

1.一种高压配电及设备运行一体化综合保护控制系统，其特征在于，包括综合保护控制器、上位机、电压采集单元、电流采集单元；所述的综合保护控制器通过通讯方式连接上位机，通过AI端口连接电压采集单元、电流采集单元，通过DO端口连接高压断路器的分、合闸信号端口，通过DO和AO端口连接低压风机或水泵的驱动装置信号端以及风机或水泵出口处的阀门控制信号端；所述的高压断路器连接高压风机或水泵的电源供电端；所述的综合保护控制器采用以高速DSP芯片为控制核心的控制器，采集高压母线三相电压及电流信号，在进行高压配电综合保护的同时进行高、低压设备联动控制和保护；所述的综合保护控制器包括CPU模块、AI模块、AO模块和DI模块和DO模块，所述的CPU模块、AI模块、AO模块和DI模块和DO模块通过总线方式互相连接；所述的CPU模块包括主控DSP芯片、CPLD芯片、FPGA芯片、总线接口芯片、ROM和RAM，主控DSP芯片、CPLD芯片和FPGA芯片端口互相连接，进行高速运算和控制；所述的AI模块包括DSP芯片、CPLD芯片、FPGA芯片、总线接口芯片、ADC芯片、DAC芯片、ROM和RAM，DSP芯片、CPLD芯片和FPGA芯片端口互相连接，进行高速运算，同时DSP芯片、CPLD芯片还通过总线接口芯片连接背板总线，通过背板总线与CPU模块进行数据交互，CPLD芯片连接有ADC芯片，通过ADC芯片连接AI端口；所述的AO模块包括DSP芯片、CPLD芯片、FPGA芯片、总线接口芯片、ADC芯片、DAC芯片、ROM和RAM，DSP芯片、CPLD芯片和FPGA芯片端口互相连接，进行高速运算，同时DSP芯片、CPLD芯片还通过总线接口芯片连接背板总线，通过背板总线与CPU模块进行数据交互，CPLD芯片连接有DAC芯片，通过DAC芯片连接AO端口；所述的DI模块包括FPGA芯片、光电隔离芯片，FPGA芯片连接光电隔离芯片，光电隔离芯片连接32位DI端口，同时FPGA芯片还与背板总线相连接，通过背板总线与CPU模块进行数据交互；所述的DO模块包括FPGA芯片、光电隔离芯片、输出驱动芯片，FPGA芯片连接光电隔离芯片，光电隔离芯片连接输出驱动芯片，输出驱动芯片连接32位DO端口，同时FPGA芯片还与背板总线相连接，通过背板总线与CPU模块进行数据交互。