[发明专利]用于高级加密标准AES的处理器和系统

摘要

提供了用于通用处理器的灵活AES指令集。该指令集包括用于执行AES加密或解密的“一次循环”的指令，并且还包括用于执行密钥生成的指令。可以使用立即数来指示循环数和128/192/256位密钥的密钥生成的密钥长度。由于灵活AES指令集不要求跟踪隐式寄存器，所以可以充分利用管道能力。

主权项

一种处理器，包括：多个核心；第一级(L1)指令高速缓存，其存储多个指令，所述多个指令包括所述处理器的指令集的第一高级加密标准(AES)指令，所述指令集包括多个AES指令，每个AES指令包括不同的操作码；L1数据高速缓存；指令提取逻辑，其从所述L1指令高速缓存提取指令；解码逻辑，其对指令进行解码；第一源寄存器，其存储将被用于AES解密操作的最后一个循环的循环密钥；第二源寄存器，其存储将被所述AES解密操作的所述最后一个循环解密的输入数据；执行单元，其包括AES执行逻辑，所述AES执行逻辑执行所述处理器的所述指令集的所述第一AES指令，以执行所述AES解密操作的所述最后一个循环，所述AES解密操作的所述最后一个循环使用来自所述第一源寄存器的所述循环密钥对来自所述第二源寄存器的所述输入数据进行解密，并且将所述AES解密操作的最后一个解密结果存储在目的寄存器中；其中，所述AES解密操作的所述最后一个循环包括：对所述输入数据执行的替换操作，所述替换操作使用逆替换盒(S‑box)，逆移位行操作，以及加循环密钥操作，在所述加循环密钥操作中，异或函数使用来自所述循环密钥的数据。