[发明专利]垂直金属氧化物半导体晶体管及其制作方法有效
申请号: | 201710816267.1 | 申请日: | 2017-09-12 |
公开(公告)号: | CN109494151B | 公开(公告)日: | 2021-03-30 |
发明(设计)人: | 洪庆文 | 申请(专利权)人: | 联华电子股份有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/34;H01L29/417;H01L29/423;H01L29/78;B82Y40/00 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种垂直金属氧化物半导体晶体管及其制作方法。垂直金属氧化物半导体晶体管,包含一基底,具有第一源/漏极区及第一层间介电层;一纳米线,设于第一层间介电层中,其中纳米线的下端部直接接触第一源/漏极区,上端部连接至第二源/漏极区,其中第二源/漏极区包含一导电层;一栅极,设于第一层间介电层中,环绕该纳米线;一接触洞,设于第一层间介电层中,邻近纳米线,其中接触洞显露出部分的第一源/漏极区;一接触插塞,设于接触洞内,其中接触插塞具有一上表面,与导电层的一上表面齐平;以及一第二层间介电层,覆盖第一层间介电层。 | ||
搜索关键词: | 垂直 金属 氧化物 半导体 晶体管 及其 制作方法 | ||
【主权项】:
1.一种制作垂直金属氧化物半导体晶体管的方法,包含:提供一基底,其上具有一第一源/漏极区及一第一层间介电层,覆盖该第一源/漏极区;在该第一层间介电层中形成一开孔,显露出部分的该第一源/漏极区;在该开孔中外延成长出一纳米线;使该纳米线的一上表面凹入于该开孔中,如此于该纳米线上形成一凹陷结构;在该第一层间介电层中形成一接触洞,其中该接触洞显露出部分的该第一源/漏极区;在该凹陷结构及该接触洞中分别形成一导电层及一接触插塞,其中该导电层作为一第二源/漏极区;以一第一遮盖层覆盖该导电层并以一第二遮盖层覆盖该接触插塞,其中该第一遮盖层的一上表面、该第二遮盖层的一上表面与该第一层间介电层的一上表面齐平;在该第一层间介电层形成一环绕该纳米线的栅极沟槽;以及在该栅极沟槽中形成一栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710816267.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造