[发明专利]一种基于仲裁器的全新架构物理不可克隆函数的电路结构

摘要

本发明公开了一种基于仲裁器的结构可重构的物理不可克隆函数的电路结构，该结构由n个MUX Group、n个仲裁器和2n‑2个MUX组成。每个MUX Group的内部结构由j组对称排列且前后交叉传输的MUX。MUX Group的两路输出信号除了接仲裁器，还作为两个对称摆放的MUX的输入，这两个MUX的另一输入端接系统时钟，MUX的输出接下一级MUX Group的输入。因此MUX的选择信号可以控制下一级MUX Group的输入信号是来自上一级的输出还是来自系统时钟。其可以实现各级MUX Group的串联和并联，从而实现PUF结构的可重构并实现单比特或多比特有效数据同时输出。

主权项

一种基于仲裁器的结构可重构的物理不可克隆函数的电路结构，所述电路结构包括n个MUX Group、n个仲裁器、2n‑2个MUX组成的n级结构和系统时钟，其特征在于，其中所述MUX Group具有4路输入以及2路输出，所述仲裁器具有2路输入以及2路输出，所述MUX具备2路输入以及1路输出；所述n级结构的每一级包括一个所述MUX Group和一个所述仲裁器，每一级的所述MUX Group的2路输出作为所述仲裁器的2路输入，且每两级之间有2个所述MUX，并且除了最后一级的MUX Group以外的每一级的MUX Group的2路输出还分别作为两级之间的2个MUX的每个MUX的一路输入，每个所述MUX的另一路输入为所述系统时钟，所述两级之间的2个MUX的2路输出还作为除了第一级以外的MUX Group输入且第一级MUX Group的输入为所述系统时钟；所述n个仲裁器的输出为所述电路结构的输出。