[发明专利]FPGA程序在线更新电路

摘要

本发明公开的一种FPGA程序在线更新电路，旨在提供一种能够降低硬件成本，加载速度快，松耦合的在线更新电路。本发明通过下述技术方案予以实现包收发器通过数据总线接入综合化系统，包烧写器通过BPI连接FLASH；当数据总线有FPGA程序数据包到达包收发器时，包收发器将数据包输出到包解析器进行解析，将包烧写器输出的包烧写结果传输到综合化系统；当包收发器输出的数据包到达包解析器时，包解析器检查包的完整性和有效性，将提取出完整有效包数据的待烧写地址、待烧写长度和待烧写数据输出到包烧写器；包烧写器将长度为待烧写长度的待烧写数据通过BPI写入FLASH的待烧写地址中，校验烧写结果，输出烧写结果到包收发器。

主权项

一种FPGA程序在线更新电路，包括：电连接在综合化系统与FLASH芯片之间的现场可编程门阵列FPGA和模块支持单元MSU，其中，MSU包含可编程逻辑PL和处理器系统PS，PL内置PSPLIF总线读写器、FLASH块选择器和FPGA程序加载控制器，FLASH块包含FPGA程序在线更新程序所在的块，FPGA程序在线更新程序包含包收发器、包解析器和包烧写器，其特征在于：包收发器通过数据总线接入综合化系统，包烧写器通过BPI连接FLASH；当数据总线有FPGA程序数据包到达包收发器时，包收发器将数据包输出到包解析器进行解析，将包解析器输出的包传输结果或将包烧写器输出的包烧写结果传输到综合化系统；当包收发器输出的数据包到达包解析器时，包解析器检查包的完整性和有效性，将提取出完整有效包数据的待烧写地址、待烧写长度和待烧写数据输出到包烧写器；当包解析器输出待烧写地址、待烧写长度和待烧写数据到达包烧写器时，包烧写器将长度为待烧写长度的待烧写数据通过BPI写入FLASH的待烧写地址中，校验烧写结果，输出烧写结果到包收发器。