[发明专利]一种磁性随机存储器单元阵列及周边电路连线的制造方法在审
| 申请号： | 201710858159.0 | 申请日： | 2017-09-21 |
| 公开（公告）号： | CN109545957A | 公开（公告）日： | 2019-03-29 |
| 发明（设计）人： | 肖荣福;张云森;叶力;郭一民;陈峻 | 申请（专利权）人： | 上海磁宇信息科技有限公司 |
| 主分类号： | H01L43/12 | 分类号： | H01L43/12;H01L27/22 |
| 代理公司： | 上海容慧专利代理事务所(普通合伙) 31287 | 代理人： | 于晓菁 |
| 地址： | 201800 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种磁性随机存储器单元阵列及周边电路连线的制造方法，包括如下步骤：(1)提供表面抛光的带金属连线的CMOS基底，并在基底上制作底电极通孔，然后在底电极通孔中填充金属并将其表面磨平；(2)在存储区域的底电极通孔上制作存储区域底电极接触和磁性隧道结阵列，在逻辑区域的底电极通孔上制作逻辑区域底电极接触；(3)制作顶电极通孔和实现逻辑单元/存储单元相连接的金属连线。这样底电极接触金属膜和磁性隧道结多层膜可以一次沉积，有利于磁性随机存储器磁性/电学性能的提高，简化工艺的复杂程度和制作成本降低。 | ||
| 搜索关键词： | 底电极 通孔 磁性随机存储器 制作 磁性隧道结 存储区域 单元阵列 金属连线 逻辑区域 周边电路 基底 连线 表面抛光 存储单元 电学性能 逻辑单元 填充金属 顶电极 多层膜 金属膜 沉积 磨平 制造 | ||
【主权项】：
1.一种磁性随机存储器单元阵列及周边电路连线的制造方法，其特征在于，包括如下步骤：步骤1：提供表面抛光的带金属连线的CMOS基底，并在所述基底上制作底电极通孔，然后在所述底电极通孔中填充金属；步骤2：在存储区域的所述底电极通孔上制作存储区域底电极接触和磁性隧道结阵列，在逻辑区域的所述底电极通孔上制作逻辑区域底电极接触；步骤3：制作顶电极通孔和实现逻辑单元/存储单元相连接的金属连线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海磁宇信息科技有限公司，未经上海磁宇信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710858159.0/，转载请声明来源钻瓜专利网。
