[发明专利]一种基于FPGA的EBR1553总线协议实现装置

摘要

本发明公开了一种基于FPGA的EBR1553总线协议实现装置。其包括主机接口模块、BM记录模块、调度模块、消息发送控制模块、消息处理模块、逻辑集线控制模块、编码模块和解码模块。这些模块完全通过FPGA内部逻辑来实现EBR1553规定的BC、31个RT和BM功能且可综合的协议栈。通过上述方式，本发明能够使用FPGA实现多功能EBR1553协议栈，以降低仿真和测试的成本和复杂度。

主权项

一种基于FPGA的EBR1553总线协议实现装置，其特征在于，包括主机接口模块、BM记录模块、调度模块、消息发送控制模块、消息处理模块、逻辑集线控制模块、编码模块和解码模块；所述编码模块用于将EBR1553消息字由并行通信转换为串行通信，并将所述EBR1553消息字由单极性不归零码转换为单极性曼切斯特码得到数据流，将编码后的数据流通过RT接口向外发送，其中，所述RT接口的数量为31个；所述译码模块用于检测所述编码模块当前处于发送使能状态还是发送禁止状态，在所述编码模块处于发送使能状态时，接收所述编码模块编码后的内部数据流，在所述编码模块处于发送禁止状态时，接收来自RT接口的外部数据流，以及判断所述内部数据流或外部数据流是否为合法的EBR1553消息字，在所述内部数据流或外部数据流为合法的EBR1553消息字时，将所述内部数据流或外部数据流由单极性曼切斯特码转换为单极性不归零码得到EBR1553消息字，并将EBR1553消息字由串行通信转换为并行通信后上传至所述逻辑集线控制模块；所述逻辑集线控制模块用于确定所述消息发送控制模块当前发送的消息字的类型，在当前发送的消息字属于BC消息时，控制所述编码模块将消息字发送至RT接口，在当前发送的消息字属于RT消息时，则根据当前的RT接口映射表发送数据字和状态字至对应RT接口，以及还用于实时监听所述译码模块上传的EBR1553消息字，根据当前的RT接口地址映射表接收对应RT接口的EBR1553消息字，在接收到的EBR1553消息字的命令字或状态字中RT接口地址非法时，则丢弃EBR1553消息字，并在丢弃的一个以上对应RT接口的EBR1553消息字时，将丢弃的EBR1553消息字上传至所述消息处理模块，在接收到的EBR1553消息字的命令字中RT接口地址字段为0时，将命令字中的RT接口地址修改为当前RT接口地址后上传至消息处理模块；所述消息处理模块用于根据当前接收状态机判断当前接收到的EBR1553消息字是否属于8种合法类型的当前需要接收的预设消息字，如果属于预设消息字，则根据预设消息字的类型通知主机接口模块完成待发送消息字更新或向调度模块发送启动发送申请，以及缓存所述逻辑集线控制模块上传的EBR1553消息字，并将缓存的EBR1553消息字上传至BM记录模块；所述调度模块用于接收来自消息处理模块和主机的启动发送申请，并根据所述启动发送申请确定当前需要发送的消息字的类型，当需要发送BC消息时，通过所述主机接口模块将BC消息写入所述消息发送控制模块，并向所述消息发送控制模块发送启动发送命令，当需要发送RT消息时，如果内部的RT使能寄存器中RT地址和子地址处于使能状态，则自动向所述消息发送控制模块发送启动发送命令；所述消息发送控制模块用于缓存来自主机接口模块的BC消息和RT消息，并根据所述启动发送命令通知所述逻辑集线控制模块当前发送的消息为BC消息还是RT消息；所述BM记录模块用于对EBR1553消息字进行打包和缓存，并在打包的EBR1553消息字中增加时标信息和状态信息，并通过所述主机接口模块通知主机读取消息包；所述主机接口模块用于与主机建立通信连接，以使得主机完成消息包的读取和写入。