[发明专利]半导体结构及其形成方法在审
| 申请号： | 201710866605.2 | 申请日： | 2017-09-22 |
| 公开（公告）号： | CN109545749A | 公开（公告）日： | 2019-03-29 |
| 发明（设计）人： | 周飞 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司 |
| 主分类号： | H01L21/8244 | 分类号： | H01L21/8244;H01L27/11;H01L21/8238;H01L27/092 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 徐文欣;吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底包括第一区和第二区，所述基底上具有介质层，所述介质层内具有由第一区延伸至第二区的伪栅开口；在所述伪栅开口内形成第一功函数膜；在第一区第一功函数膜中掺入掺杂离子；在所述第一区第一功函数膜中掺入掺杂离子之后，采用刻蚀工艺去除第二区第一功函数膜，在所述第一区伪栅开口内形成第一功函数层，所述刻蚀工艺对第一区第一功函数膜的刻蚀速率小于对第二区第一功函数膜的刻蚀速率。所述方法形成的半导体器件性能较好。 | ||
| 搜索关键词： | 第一区 功函数 基底 伪栅 半导体结构 开口 掺杂离子 刻蚀工艺 介质层 掺入 刻蚀 半导体器件性能 功函数层 去除 延伸 | ||
【主权项】：
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括第一区和第二区，所述基底上具有介质层，所述介质层内具有由第一区延伸至第二区的伪栅开口；在所述伪栅开口内形成第一功函数膜；在所述第一区第一功函数膜中掺入掺杂离子；在所述第一区第一功函数膜中掺入掺杂离子之后，采用刻蚀工艺去除第二区第一功函数膜，在所述第一区伪栅开口内形成第一功函数层，所述刻蚀工艺对第一区第一功函数膜的刻蚀速率小于对第二区第一功函数膜的刻蚀速率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710866605.2/，转载请声明来源钻瓜专利网。
- 上一篇：半导体器件与其制作方法
- 下一篇：薄膜晶体管基板的制作方法及其薄膜晶体管基板
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
