[发明专利]一种微波通信系统的时钟同步电路在审
申请号: | 201710884239.3 | 申请日: | 2017-09-26 |
公开(公告)号: | CN107483139A | 公开(公告)日: | 2017-12-15 |
发明(设计)人: | 徐跃登 | 申请(专利权)人: | 徐跃登 |
主分类号: | H04J3/06 | 分类号: | H04J3/06 |
代理公司: | 北京风雅颂专利代理有限公司11403 | 代理人: | 杨红梅 |
地址: | 236000 安徽省阜阳市颍州*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种微波通信系统的时钟同步电路,包括时钟同步模块和FPGA控制器,所述时钟同步模块的内部设置有FPGA控制器,所述FPGA控制器的输出端通过控制线与时钟控制模块相连接,所述FPGA控制器的输入端通过时钟线与系统时钟相连接,所述FPGA控制器的输出端还分别连接有电源模块和串口模块,所述FPGA控制器的输出端通过RJ45接口与以太网控制器相连接,所述以太网控制器的输出端通过无线网络与交换机相连接,所述以太网控制器的交互端口与系统控制PC端相连接,利用FPGA控制器设计时钟同步电路,并且控制基于锁相环的时钟抖动消除电路,可以有效减小时钟抖动,满足了网络时钟系统达到时钟同步的要求,使得数据传输更加稳定。 | ||
搜索关键词: | 一种 微波 通信 系统 时钟 同步 电路 | ||
【主权项】:
一种微波通信系统的时钟同步电路,其特征在于:包括时钟同步模块(1)和FPGA控制器(2),所述时钟同步模块(1)的内部设置有FPGA控制器(2),所述FPGA控制器(2)内部设置有驱动模块(200)和UDP/IP接口模块(201),所述FPGA控制器(2)的输出端通过控制线与时钟控制模块(3)相连接,所述FPGA控制器(2)的输入端通过时钟线与系统时钟(202)相连接,所述FPGA控制器(2)的输出端还分别连接有电源模块(203)和串口模块(204),所述FPGA控制器(2)的输出端通过RJ45接口(205)与以太网控制器(206)相连接,所述以太网控制器(206)的输出端通过无线网络与交换机(207)相连接,所述以太网控制器(206)的交互端口与系统控制PC端(208)相连接,所述交换机(207)的时钟端与PTP时钟节点模块(4)相连接,所述交换机(207)的信号端还通过无线网络与服务器(209)相连接,所述服务器(209)的信号端与数据库(210)相连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于徐跃登,未经徐跃登许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710884239.3/,转载请声明来源钻瓜专利网。
- 上一篇:集群时钟管理系统及管理方法
- 下一篇:一种基于海洋环境的定向干扰装置