[发明专利]基于交替变换脉冲的CMOS图像数据的训练方法

摘要

基于交替变换脉冲的CMOS图像数据的训练方法，涉及一种CMOS图像数据的训练方法，解决现有CMOS图像数据在传输过程中进行串并转换时获得错误的训练字的问题，训练系统包括CMOS图像传感器和数据处理器两部分组成。数据处理器内部包含iodelay1、iserdes1、数据异步FIFO、控制异步FIFO、gearbox、ram based shifer和控制器组成。控制器作为CMOS数据训练系统的核心，控制各部分协调工作。CMOS图像传感器在控制器的控制下，输出串行图数据经iodelay1、iserdes1、数据异步FIFO、gearbox、ram based shifer最终转换为位宽p的并行图像数据。本发明提出基于交替变化脉冲的训练方法，保证正确训练字对应的字校正组合的正确性，从而保证通道训练的正确性。

主权项

1.基于交替变换脉冲的CMOS图像数据的训练方法，该训练方法通过位校正、字校正以及通道校正后输出并行图像数据；位校正过程为：输入的串行图像数据首先经iodelay1进行相位可控的延迟；位校正由控制器产生的控制信号iodelay_reset_pulse和iodelay_ce_pulse进行控制，经控制异步FIFO转换为伴随时钟域信号iodelay_reset_pulse_io和iodelay_ce_pulse_io分别送入iodelay1的reset和ce脚进行控制；控制器产生的控制信号train为高电平，控制器产生的控制信号vtz为低电平；字校正过程为：经过iserdes1进行1：p/2的串并转换的p/2位的并行数据，再经过异步数据异步FIFO将伴随时钟域的数据转换到全局时钟域，再经gearbox的1:2转换最终实现1：p的串并转换；字校正由控制器产生的控制信号bitslip和bitslip的脉冲信号bitslip_pulse进行控制；控制信号bitslip直接送入gearbox；脉冲信号bitslip_pulse经控制异步FIFO转换为伴随时钟域信号bitslip_pulse_io，最终送入iserdes1的bitslip管脚；控制器产生的控制信号train为高低交替变化的脉冲信号，控制器产生的控制信号vtz为与控制信号train相位相反的高低交替变化的脉冲信号；所述控制器产生参考基准信号wordstate_train，占空比为50％，脉冲宽度为控制信号Train的相位与参考基准信号wordstate_train的相位相同，控制信号vtz的相位与参考基准信号wordstate_train的相位相反；通道校正过程为：全局时钟域的p位并行数据经ram based shifer进行并行数据的可控数据位延迟；通道校正由控制器产生的控制信号chan_shift进行控制；控制器产生的控制信号train和控制信号vtz为周期信号，在每个周期内控制信号train的正脉冲宽度为控制信号train的相位与参考基准信号wordstate_train的相位相同；控制信号vtz在每个周期内的负脉冲宽度为控制信号vtz的相位与参考基准信号wordstate_train的相位相同，f_{clk_io}为串行图像数据的DDR伴随时钟频率。