[发明专利]一种利用基准电流源的电流型PUF电路

摘要

本发明公开了一种利用基准电流源的电流型PUF电路，包括输入寄存器、基准电流源、偏差电流比较器以及时序控制器，输入寄存器用于保证激励信号同步，避免不同步的激励信号影响输出响应，基准电流源产生具有温度和电压补偿的基准电流，偏差电流源阵列产生受激励信号控制的两路偏差电流，偏差电流比较器则根据偏差电流源阵列提供的偏差电流大小产生判决输出，时序控制器则用于产生PUF电路工作的时序信息；优点是偏差电流源阵列输出具有较高的鲁棒性的偏差电流，本发明的PUF电路具有较高的可靠性，实验结果表明，本发明的PUF电路具有良好的唯一性，且工作在不同温度(‑40～120℃)和电压(1.08～1.32V)下的可靠性高达99.6％。

主权项

1.一种利用基准电流源的电流型PUF电路，包括时序控制器、输入寄存器、偏差电流比较器和偏差信号产生电路，所述的时序控制器具有时钟端、置位端、第一输出端和第二输出端，所述的时序控制器的时钟端用于接入时钟控制信号，所述的时序控制器的置位端用于接入置位信号，所述的输入寄存器具有使能端、输入端和m个输出端，m为大于等于2的整数，所述的偏差电流比较器具有电源端、使能端、第一输入端、第二输入端和输出端，所述的时序控制器的第一输出端和所述的输入寄存器的使能端连接，所述的时序控制器的第二输出端和所述的偏差电流比较器的使能端连接，所述的输入寄存器的输入端为所述的利用基准电流源的电流型PUF电路的输入端，所述的偏差电流比较器的输出端为所述的利用基准电流源的电流型PUF电路的输出端，其特征在于所述的偏差信号产生电路包括偏差电流源阵列和基准电流源，所述的偏差电流源阵列具有m个输入端、第一偏置端、第二偏置端、第一输出端和第二输出端，所述的基准电流源具有电源端、第一输出端和第二输出端；所述的基准电流源包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和电阻；所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三PMOS管的源极、所述的第四PMOS管的源极和所述的第五PMOS管的源极连接其连接端为所述的基准电流源的电源端，所述的基准电流源的电源端用于接入外部电源；所述的第一PMOS管的栅极、所述的第三PMOS管的漏极、所述的第三PMOS管的栅极、所述的第四PMOS管的栅极、所述的第五PMOS管的栅极和所述的电阻的一端连接，所述的第一PMOS管的漏极、所述的第一NMOS管的漏极、所述的第一NMOS管的栅极和所述的第二NMOS管的栅极连接，所述的第二PMOS管的漏极、所述的第二PMOS管的栅极、所述的电阻的另一端、所述的第六PMOS管的栅极、所述的第七PMOS管的栅极和所述的第三NMOS管的漏极连接，所述的第四PMOS管的漏极和所述的第六PMOS管的源极连接，所述的第五PMOS管的漏极和所述的第七PMOS管的源极连接，所述的第一NMOS管的源极、所述的第二NMOS管的漏极、所述的第三NMOS管的栅极、所述的第四NMOS管的栅极和所述的第五NMOS管的栅极连接且其连接端为所述的基准电流源的第一输出端，所述的第二NMOS管的源极、所述的第六NMOS管的漏极和所述的第六NMOS管的栅极连接，所述的第三NMOS管的源极和所述的第七NMOS管的漏极连接，所述的第四NMOS管的源极和所述的第八NMOS管的漏极连接，所述的第四NMOS管的漏极、所述的第六PMOS管的漏极、所述的第七NMOS管的栅极和所述的第八NMOS管的栅极连接，所述的第五NMOS管的源极和所述的第九NMOS管的漏极连接，所述的第五NMOS管的漏极、所述的第七PMOS管的漏极和所述的第九NMOS管的栅极连接且其连接端为所述的基准电流源的第二输出端，所述的第六NMOS管的源极、所述的第七NMOS管的源极、所述的第八NMOS管的源极和所述的第九NMOS管的源极连接且其连接端为所述的基准电流源的接地端，所述的基准电流源的接地端接地；所述的第三PMOS管的宽长比与所述的第四PMOS管的宽长比的比值为1：1；所述的第四PMOS管的宽长比与所述的第五PMOS管的宽长比的比值为1：k，k为大于等于1的整数；所述的第七NMOS管的宽长比与所述的第八NMOS管的宽长比的比值为2：1；所述的第二PMOS管为高阈值PMOS管；所述的偏差电流源阵列包括m个电路结构相同的偏差电流源单元，每个所述的偏差电流源单元包括第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管和第十五NMOS管；所述的第十NMOS管的漏极为所述的偏差电流源单元的第一输出端，所述的第十一NMOS管的漏极为所述的偏差电流源单元的第二输出端，所述的第十NMOS管的栅极和所述的第十一NMOS管的栅极连接且其连接端为所述的偏差电流源单元的输入端，所述的第十NMOS管的源极和所述的第十二NMOS管的漏极连接，所述的第十一NMOS管的源极和所述的第十三NMOS管的漏极连接，所述的第十二NMOS管的栅极和所述的第十三NMOS管的栅极连接且其连接端为所述的偏差电流源单元的第一偏置端，所述的第十二NMOS管的源极和所述的第十四NMOS管的漏极连接，所述的第十三NMOS管的源极和所述的第十五NMOS管的漏极连接，所述的第十四NMOS管的栅极和所述的第十五NMOS管的栅极连接且其连接端为所述的偏差电流源单元的第二偏置端，所述的第十四NMOS管的源极和所述的第十五NMOS管的源极连接；m个所述的偏差电流源单元的第一偏置端连接且其连接端为所述的偏差电流源阵列的第一偏置端，m个所述的偏差电流源单元的第二偏置端连接且其连接端为所述的偏差电流源阵列的第二偏置端，m个所述的偏差电流源单元的第一输出端连接且其连接端为所述的偏差电流源阵列的第一输出端，m个所述的偏差电流源单元的第二输出端连接且其连接端为所述的偏差电流源阵列的第二输出端，m个所述的偏差电流源单元的输入端为所述的偏差电流源阵列的m个输入端；所述的偏差电流源阵列的第一偏置端和和所述的基准电流源的第一输出端连接，所述的偏差电流源阵列的第二偏置端和和所述的基准电流源的第二输出端连接；所述的偏差电流源阵列的第一输出端为所述的偏差信号产生电路的第一输出端，所述的偏差电流源阵列的第二输出端为所述的偏差信号产生电路的第二输出端，所述的偏差电流源阵列的m个输入端为所述的偏差信号产生电路的m个输入端，所述的偏差信号产生电路的m个输入端与所述的输入寄存器的m个输出端一一对应连接，所述的偏差信号产生电路的第一输出端和所述的偏差电流比较器的第一输入端连接，所述的偏差信号产生电路的第二输出端和所述的偏差电流比较器的第二输入端连接。