[发明专利]基于双片DSP的多模式HEVC视频编码器设计方法

摘要

本发明公布了一种基于双片DSP的多模式HEVC视频编码器设计方法。该方法首先设计一种基于双片多核DSP的HEVC并行编码框架，采用两片DSP分别对四种视频的上下半帧进行同时编码，有效利用双片DSP的计算资源。其次，设计一种高效的双片DSP数据通信机制，通过SRIO、DMA和EMIF实现片间和片内的多模式编码数据高速传输。最后，设计一种双片DSP编码器的自检机制，实现对编码器异常工作的检测，确保编码器持续稳定运行。本发明所提出的基于双片DSP的多模式HEVC视频编码器设计方法能够在确保编码器稳定工作的前提下，进行多模式视频编码，满足多种视频图像实时编码的应用需求。

主权项

1.一种基于双片DSP的多模式HEVC视频编码器设计方法，其特征在于具体步骤如下：步骤(1)、利用双片多核DSP的计算资源，将每一帧的多模式视频进行双片DSP编码任务分配，包括片间和片内编码任务分配，其次针对不同的视频源设定不同的编码策略；步骤(2)、根据编码任务分配，先使用SRIO进行视频源数据的双片片间传输，再使用DMA进行编码数据的片内搬运，最后将两片编码后的码流进行重组并通过EMIF传输至FPGA；步骤(3)、在编码过程中，通过定时检测每个核的状态判断编码器是否工作异常。多模式编码步骤：步骤(11)、将待编码的一帧原始视频按CTU个数，均分给两片DSP进行并行编码，其中第一片DSP负责转发所述帧原始视频给第二片DSP，第二片DSP负责将两片DSP编码产生的码流进行合并及转发；步骤(12)、将每片DSP的N个核划分成两类，即主核核0以及从核核1～N‑1；其中，主核负责控制从核编码，包括给各个从核分配编码任务、为从核编码调度相关数据、帧码流的打包及监控各从核的状态；每一个从核负责一个条带Slice的编码工作，各个从核之间相互独立，可同时进行编码；步骤(13)、每片DSP的主核根据从核编码一个Slice的时间估计复杂度，为从核动态调整编码任务，以达到负载均衡。数据传输步骤：步骤(21)、根据视频源编码模式将视频进行划分，将其分类为数码照片、可见光、模拟和红外四种视频源编码模式；步骤(22)、对于数码照片编码模式，将其分割成4行6列共24帧的832×1000小图，每一行小图的第400行到1000行，由第一片DSP通过SRIO以4992宽度的像素行转发给第二片DSP，每片DSP各自读入同一帧的上下半帧小图进行全I帧并行编码，完成一帧小图编码之后，再顺序编码剩余小图，从而完成一帧大图的编码,编码完后通过DMA和EMIF将数据传输至FPGA的FIFO；步骤(23)、对于可见光编码模式，第一片DSP将下半帧原始视频数据通过SRIO方式传输给第二片DSP，然后每片DSP从DDR3读入视频数据至片内后，进行同时编码，编码完后通过DMA和EMIF将数据传输至FPGA的FIFO；步骤(24)、对于模拟编码模式，第一片DSP将下半帧原始视频数据通过SRIO方式传输给第二片DSP，然后每片DSP从DDR3读入视频数据至片内后，进行同时编码，编码完后通过DMA和EMIF将数据传输至FPGA的FIFO；步骤(25)、对于红外编码模式，第一片DSP对红外原始视频的色度分量填充128的像素值，然后通过SRIO方式传输至第二片DSP，每片DSP从DDR3读入视频数据至片内后，进行同时编码，编码完后通过DMA和EMIF将数据传输至FPGA的FIFO。自检查步骤：步骤(31)、主核负责检查从核的工作状态，主核定时发送回报信息至FPGA；步骤(32)、在共享存储空间上，申请N‑1个独立的存储空间，并设置为N‑1个计数器，用于存储各从核的工作状态；步骤(33)、各从核每编码完成一个Slice就将从核所对应的计数器加1；步骤(34)、主核检查从核的计数器状态，若计数器的值长期没有变化，则说明编码器工作不正常，否则编码器工作正常；步骤(35)、主核定时发送回报信息至FPGA，如果回报信息不正常或者FPGA长时间没有收到回报信息，则重启DSP。