[发明专利]一种半导体结构及其制备方法在审
申请号: | 201710911901.X | 申请日: | 2017-09-29 |
公开(公告)号: | CN107742616A | 公开(公告)日: | 2018-02-27 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/532 |
代理公司: | 上海光华专利事务所(普通合伙)31219 | 代理人: | 佟婷婷 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种应用于存储器的半导体结构及其制备方法,制备包括提供一半导体基材,半导体基材内具有若干沟槽结构;采用第一沉积反应气体在第一温度下于沟槽结构的底部及侧壁形成晶核层,为后续沉积填充层提供沉积条件,采用间歇式循环沉积的模式形成供长晶厚度的晶核层;采用第二沉积反应气体在第二温度下于晶核层表面形成填充层,填充层为多晶结构,利用晶核层使得填充层沿沟槽结构的底部、侧壁及顶部的沉积长晶速率概呈相同,晶核层和填充层填充沟槽结构。通过上述方案,本发明的制备方法,可以在进行沟槽填充时使得填充层的各向沉积速率相同,进而可以降低封口现象的产生,从而减少因封口效应产生的孔隙,提高器件整体结构稳定性及导电性。 | ||
搜索关键词: | 一种 半导体 结构 及其 制备 方法 | ||
【主权项】:
一种半导体结构的制备方法,其特征在于,包括如下步骤:1)提供一半导体基材,所述半导体基材内具有若干沟槽结构;2)采用第一沉积反应气体在第一温度下于所述沟槽结构的底部及侧壁形成晶核层,用于为后续沉积填充层提供沉积条件,其中,采用间歇式循环沉积的模式形成供长晶厚度的所述晶核层;及3)采用第二沉积反应气体在第二温度下于所述晶核层表面形成所述填充层,所述填充层为多晶结构,利用所述晶核层使得所述填充层沿所述沟槽结构的底部、侧壁及顶部的沉积长晶速率概呈相同,其中,所述晶核层和所述填充层填充所述沟槽结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710911901.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造