[发明专利]用于减少集成电路上的延迟的方法

摘要

可以使用逻辑设计设备生成用于集成电路的配置数据以实施所述集成电路上的电路设计。实施电路设计可以包括将功能块放置在增大了实施最优电路设计的集成电路的最大操作频率的最优位置。逻辑设计设备可以对包括初始放置的功能块的初始放置的电路设计执行定时分析。定时分析可以识别可以通过将电路设计内的关键功能块移动至候选放置位置来缩短的一个或多个关键路径。可以采用宽度优先搜索来遍历表示可能的候选位置以及在可能的候选位置之间的路径的分级图形，以生成最短的更新的关键路径。关键功能块可以被移动至与所述更新的关键路径对应的候选位置。缩短关键路径的过程可以被迭代地执行。

主权项

一种操作设计工具的方法，所述设计工具在逻辑设计计算设备上运行以实施电路设计，所述方法包括：将多个功能块放置在所述电路设计中；识别链接所述多个功能块的关键路径；识别用于所述关键路径中的所述多个功能块中的每个功能块的候选放置位置；生成分级图形，所述分级图形表示将用于所述多个功能块中的第一功能块的候选放置位置链接到用于所述多个功能块中的第二功能块的候选放置位置的可能路径；以及分析所述分级图形以识别更新的关键路径。