[发明专利]一种碳化硅器件结终端制作方法在审
申请号: | 201710942185.1 | 申请日: | 2017-10-11 |
公开(公告)号: | CN107706108A | 公开(公告)日: | 2018-02-16 |
发明(设计)人: | 何在田;张国斌;许恒宇;赵妙;万彩萍;金智;刘新宇 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/329 | 分类号: | H01L21/329 |
代理公司: | 北京汇泽知识产权代理有限公司11228 | 代理人: | 张瑾 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种碳化硅器件结终端制作方法,其中包括步骤一、提供SiC衬底,并沉积氧化物介质层,用于作为第一干法刻蚀的硬掩膜层;步骤二、在氧化物介质层上旋涂光刻胶,并形成刻蚀图形;步骤三、对氧化物介质层进行第一干法刻蚀并调控工艺参数,将刻蚀图形转移到氧化物介质层并形成第一刻蚀斜坡台面;步骤四、将第一干法刻蚀后的氧化物介质层作为第二干法刻蚀的硬掩膜层,对SiC衬底进行第二干法刻蚀并控制工艺参数,将刻蚀图形转移到SiC衬底并形成第二刻蚀斜坡台面;步骤五、进行湿法刻蚀,去除残留的氧化物介质层以及光刻胶残留层,形成用于结终端的缓坡台面。本发明能够有效缓解结边缘电场集中效应,提高器件工作的可靠性。 | ||
搜索关键词: | 一种 碳化硅 器件 终端 制作方法 | ||
【主权项】:
一种碳化硅器件结终端制作方法,其特征在于,包括:步骤一、提供SiC衬底,并在所述SiC衬底上沉积氧化物介质层,用于作为第一干法刻蚀的硬掩膜层;步骤二、在所述氧化物介质层上旋涂光刻胶,并形成刻蚀图形;步骤三、对所述氧化物介质层进行第一干法刻蚀,并调控所述第一干法刻蚀的工艺参数,将所述刻蚀图形转移到所述氧化物介质层并形成第一刻蚀斜坡台面;步骤四、将所述第一干法刻蚀后的氧化物介质层作为第二干法刻蚀的硬掩膜层,对所述SiC衬底进行第二干法刻蚀并控制所述第二干法刻蚀的工艺参数,将所述刻蚀图形转移到所述SiC衬底并形成第二刻蚀斜坡台面;步骤五、进行湿法刻蚀,去除残留的所述氧化物介质层以及光刻胶残留层,形成用于结终端的缓坡台面。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710942185.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造