[发明专利]存储器及其形成方法、半导体器件有效

专利信息
申请号: 201710963663.7 申请日: 2017-10-16
公开(公告)号: CN107611133B 公开(公告)日: 2018-08-14
发明(设计)人: 不公告发明人 申请(专利权)人: 睿力集成电路有限公司
主分类号: H01L27/11568 分类号: H01L27/11568
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 智云
地址: 230000 安徽省合肥市*** 国省代码: 安徽;34
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种存储器及其形成方法、半导体器件。利用定义出字线导体的字线掩膜自对准地形成第一隔离屏障,并通过形成增厚层以增加第二隔离屏障的形成基底的厚度,以使形成在形成基底中的第二隔离屏障的顶表面高于第一隔离屏障的顶表面。如此,不仅可利用相交的第一隔离屏障和第二隔离屏障界定出节点接触窗,从而摒除了光刻工艺所带来的位移偏差的问题;并且,利用第一隔离屏障较低的顶表面,可实现节点接触的顶部延伸,以调整所形成的多个节点接触在其与电容器的连接面上的排布方式,从而可进一步优化电容器排布的密集程度。
搜索关键词: 存储器 及其 形成 方法 半导体器件
【主权项】:
1.一种存储器的形成方法,其特征在于,包括:提供一衬底,在所述衬底中形成有多个有源区,所述有源区中定义有一用于形成位线接触区的第一区域和多个用于形成节点接触区的第二区域,多个所述第二区域分布在所述第一区域的两侧;形成一字线掩膜在所述衬底上,所述字线掩膜中形成有多个沿第一方向延伸的开口,并形成多条字线导体在对应所述开口的所述衬底中;对准所述字线导体形成一第一隔离线在所述衬底上,所述第一隔离线填充所述开口以覆盖所述字线导体,并且所述第一隔离线的顶表面不高于所述字线掩膜的顶表面,用于构成一位于所述字线掩膜中的第一隔离屏障;形成一增厚层在所述衬底上,所述增厚层覆盖所述第一隔离屏障和所述字线掩膜,所述增厚层和所述字线掩膜用于构成一第二隔离屏障的形成基底;形成多个位线沟槽在所述衬底上的所述形成基底中,所述位线沟槽贯穿所述形成基底的所述增厚层和所述字线掩膜,且所述位线沟槽沿着第二方向延伸并与相应的所述有源区相交,以使相应的所述有源区中的所述位线接触区对应在所述位线沟槽中,并形成多条位线导体在所述位线沟槽中,所述位线接触区连接至所述位线导体,所述位线导体的顶表面低于所述位线沟槽的顶表面;对准所述位线导体形成一第二隔离线在所述衬底上,所述第二隔离线填充所述位线沟槽以覆盖所述位线导体,所述第二隔离线与所述位线导体共同用于构成一位于所述形成基底中的所述第二隔离屏障,并且所述第二隔离线的顶表面高于所述字线掩膜的顶表面,使所述第二隔离线延伸至所述位线沟槽对应所述增厚层的部分中,以使所述第二隔离屏障的顶表面高于所述第一隔离屏障的顶表面;以所述第二隔离屏障为二次掩膜,依次去除所述形成基底的所述增厚层和所述字线掩膜,以依次暴露出所述第一隔离屏障和所述节点接触区,所述第一隔离屏障和所述第二隔离屏障在所述衬底的表面上相交以共同界定出多个节点接触窗,每一所述节点接触区对应地暴露在一个所述节点接触窗中;以及,填充一节点接触在所述节点接触窗中,并利用所述第一隔离屏障相对于所述第二隔离屏障较低的顶表面高度差,使所述节点接触延伸覆盖至所述第一隔离屏障的顶表面。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710963663.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top