[发明专利]时脉倍频、乘频及数字脉冲产生电路、时间数字转换器

摘要

本发明提供一种时脉倍频、乘频及数字脉冲产生电路、时间数字转换器。在时脉倍频电路中，输入时脉信号馈送至可编程延迟区块，反输入时脉信号馈送至另一个可编程延迟区块。这些可编程延迟区块的输出与输入时脉信号和反时脉信号通过与门组合，以便在时脉信号的上升沿和下降沿产生时脉脉冲。这些信号使用或门组合，以提供具有输入时脉信号频率的两倍频率的输出时脉信号。用于可编程延迟区块的控制位的值在包含逐次逼近式暂存器(SAR)的时间数字转换(TDC)电路中决定。对于每个时脉周期，连续设置可编程延迟控制位于SAR电路，并将延迟电路的输出与输入时脉信号进行比较，以确定控制位的值。本发明可用于提供具有不同需求的工作周期的时脉倍频器。

主权项

1.一种时脉倍频电路，其特征在于，包括：一第一输入节点，接收具有时脉频率Freq和时脉周期Tclock_in的一输入时脉信号；一第一反相器，耦合到该第一输入节点，提供一反时脉信号；一第一可编程延迟区块，耦合到该第一输入节点，提供一延迟时脉信号；一第二可编程延迟区块，耦合到该第一反相器，提供一第一延迟反时脉信号；一第一与门，接收该延迟时脉信号和该反时脉信号，该第一与门用以输出一第一脉冲信号；一第二与门，接收该输入时脉信号和该第一延迟反时脉信号，该第二与门用以输出一第二脉冲信号；一或门，接收该第一脉冲信号和该第二脉冲信号，该或门用以输出一输出时脉信号；一二分频电路，耦合到该输入时脉信号(A)，以提供具有频率1/2倍Freq和时脉周期2倍Tclock_in的一第二时脉信号(K)；以及一时间数字转换器，耦合到该二分频电路；其中每一个该第一可编程延迟区块和该第二可编程延迟区块包括串联耦合的N+1个延迟元件和N+1个开关，其中N是整数，其中该N+1个延迟元件中的该延迟元件#0、#1、#2、#3……及#N用以分别提供20倍Td、21倍Td、22倍Td、23倍Td……及2N倍Td的一延迟时间，其中Td定义为一预设延迟时间，并且每一个该N+1个延迟元件被N+1个控制位B[N：0]中的相应的一个选择，标记为B[0]、B[1]、B[2]、B[3]……及B[N]，其中B[0]是一最小有效位，B[N]是一最大有效位；其中该时间数字转换器用以通过逐次逼近来确定该控制位B[N：0]的值，使得该第一可编程延迟区块和该第二可编程延迟区块的该延迟时间等于该时脉周期Tclock_in的1/4，以达到Td的精确度。