[发明专利]执行地址映射表的纠错的存储器系统及其控制方法有效
| 申请号： | 201710970039.X | 申请日： | 2017-10-18 |
| 公开（公告）号： | CN108073470B | 公开（公告）日： | 2023-04-07 |
| 发明（设计）人： | 金贤植;金泰焕 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10;G11C29/04 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 刘美华;刘灿强 |
| 地址： | 韩国京畿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种执行地址映射表的纠错的存储器系统及其控制方法。该存储器系统包括非易失性存储器装置、被配置为存储用于访问非易失性存储器装置的地址映射表的动态随机存取存储器(DRAM)、以及控制器，控制器被配置为：将以地址映射数据为单元划分的地址映射表存储在DRAM中，每个单元具有DRAM的接口的大小；从存储的地址映射表读取与从主机接收的逻辑地址对应的目标地址映射数据，所述目标地址映射数据包括目标奇偶校验位和非易失性存储器装置的物理地址；以及使用目标奇偶校验位对读取的目标地址映射数据执行纠错。 | ||
| 搜索关键词： | 执行 地址 映射 纠错 存储器 系统 及其 控制 方法 | ||
【主权项】：
1.一种存储器系统，所述存储器系统包括：非易失性存储器装置；DRAM，被配置为存储用于访问非易失性存储器装置的地址映射表；以及控制器，被配置为：将以地址映射数据为单元划分的地址映射表存储在DRAM中，每个单元具有DRAM的接口的大小；从存储的地址映射表读取与从主机接收的逻辑地址对应的目标地址映射数据，所述目标地址映射数据包括目标奇偶校验位和非易失性存储器装置的物理地址；以及使用目标奇偶校验位对读取的目标地址映射数据执行纠错。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710970039.X/，转载请声明来源钻瓜专利网。
- 上一篇：用于通用产品代码的数据映射方案
- 下一篇：链接的存储系统和主机系统错误校正码
