[发明专利]加速门层级模拟的方法与设备有效
| 申请号： | 201710992362.7 | 申请日： | 2017-10-23 |
| 公开（公告）号： | CN108228957B | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 於之元;李文仁;黄柏毅;刘布仑;黄智强 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G06F30/39 | 分类号： | G06F30/39 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 路勇 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例涉及加速门层级模拟的方法与设备。本发明实施例涉及一种方法，其包含：提供电路设计的寄存器转移层级RTL描述；通过将所述RTL描述转译成门层级接线对照表而提供多个RTL到门层级映射细节；提供一或多个输入/输出I/O变量作为刺激以模拟所述电路设计的所述RTL描述；在指定时间周期的开始时间从所述经模拟RTL描述检索多个内部操作值，其中所述指定时间周期小于完成全尺寸模拟所需的时间周期；将所述经检索内部操作值映射到所述门层级接线对照表的对应门层级节点；在所述指定时间周期的所述开始时间从所述I/O变量检索多个I/O值；及基于所述经映射内部操作值及所述经检索I/O值而在所述指定时间周期内以门层级模拟所述电路设计。 | ||
| 搜索关键词： | 加速 层级 模拟 方法 设备 | ||
【主权项】：
1.一种用于对电路设计执行模拟的方法，其包括：提供所述电路设计的寄存器转移层级RTL描述；通过将所述RTL描述转译成门层级接线对照表而提供多个RTL到门层级映射细节；提供一或多个输入/输出I/O变量作为刺激以模拟所述电路设计的所述RTL描述；在指定时间周期的开始时间从所述经模拟RTL描述检索多个内部操作值，其中所述指定时间周期小于完成全尺寸模拟所需的时间周期；将所述经检索内部操作值映射到所述门层级接线对照表的对应门层级节点；在所述指定时间周期的所述开始时间从所述I/O变量检索多个I/O值；及基于所述经映射内部操作值及所述经检索I/O值而在所述指定时间周期内以门层级模拟所述电路设计。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710992362.7/，转载请声明来源钻瓜专利网。
