[发明专利]一种采用MEMS电容阵列的电压比较法放大电路及其制作方法

摘要

本发明的主要在于提供一种MEMS电容阵列的电压比较法放大电路及其制作方法，将放大电路与电容结构结合，直接在原电容基础上对信号进行放大，并且采用电容阵列的形式，是结构更加稳定，能够应用于具有电容结构的传感器。

主权项

本发明中的MEMS电容阵列的电压比较法放大电路结构从下往上依次包括基底、下隔离层、下电极层、上隔离层、牺牲层、振膜层、上电极层、绝缘层；其中，基底的作用是支撑固定，其材料为硅片；下隔离层为下电极的支撑层，并起绝缘保护作用，其为SiO2、SiNx等绝缘材料；下电极层为电容阵列结构的一极，其材料为铝、多晶硅等导电物质；上隔离层用于隔离保护电容阵列结构，其为SiO2、SiNx等绝缘材料；牺牲层用来形成空腔，为振膜层的振动提供空间，其分布与下电极层圆形阵列相对应，其材料为Al、Cr等腐蚀选择比高的材料；振膜层为上电极层的支撑层，其振动时带动上电极层一起振动，并且也作为牺牲层释放时的通道，使腐蚀液能够进入；上电极层为单元直径略小于下电极层的电容阵列另一极，分布与下电极层相对应，两者共同组成一个可振动电容结构，也用以封上腐蚀孔洞，其材料为铝、多晶硅等导电物质；绝缘层用于保护上电极，并起绝缘保护作用；其特征在于该放大电路的具体步骤是：步骤a.采用化学气相沉积技术（CVD）、热氧化法或正硅酸乙酯（TEOS）热分解法在基底上制备厚度为200～1000nm的SiO2薄膜，该SiO2薄膜层即为下隔离层；步骤b.在下SiO2薄膜层上制备厚度为100～500nm的多晶硅或Al薄膜，该多晶硅薄膜层即为下电极层；步骤c.按照设计的圆形阵列的图案，对下电极层采用光刻刻蚀（litho‑etch）；步骤d.采用化学气相沉积技术（CVD）在电极层上制备厚度为200～1000nm的SiO2薄膜，该SiO2薄膜层即为上隔离层；步骤e.在上SiO2薄膜层上采用磁控溅射（FHR）制备厚度为0.5um～1.5um的Al或Cr等易腐蚀材料；步骤f.通过光刻刻蚀方法（litho‑etch）将腐蚀材料刻蚀成设计的圆形阵列分布；步骤g.采用化学气相沉积技术（CVD）在牺牲层上继续制备厚度为0.5um～1um的SiO2薄膜，作为振膜层；步骤h. 通过光刻刻蚀方法（litho‑etch）将下振膜层刻蚀出腐蚀圆孔，腐蚀圆孔分布在牺牲层连接通道上方并围绕在圆形薄膜四周，使用腐蚀液对牺牲层进行腐蚀；步骤i. 在振膜层采用磁控溅射（FHR）制备0.2um～0.5um的Al，作为上电极层，并将腐蚀圆孔封上；步骤j. 通过光刻刻蚀方法（litho‑etch）将上电极层刻蚀成设计的圆形阵列分布，一个阵列作为一个单元，将四个单元按电桥电路连接；步骤k. 采用化学气相沉积技术（CVD）在上电极层上继续制备厚度为100nm～300nm的SiNx薄膜，作为绝缘层。