[发明专利]半导体存储器

摘要

本发明涉及半导体存储器。提供与互补读出和使用了参照信号的读出对应并且抑制了位线间的噪声的传播的半导体存储器。第一存储器区域具有：配置成j行k列的存储器单元、上位位线、字线、连接于上位位线的每2条的读出放大器、连接于上位位线的下位位线、由与第奇数行的存储器单元连接的板线和与第偶数行的存储器单元连接的板线构成的板线对、以及将与读出放大器连接的2条上位位线之中的一条或另一条固定为规定的电位的放电信号线对。第二存储器单元具有：配置成j行m列的存储器单元、字线、下位位线、每一条与在行向上配置的存储器单元连接的板线、以及被设置为在与下位位线分离后的位置与下位位线相邻的屏蔽布线。

主权项

1.一种半导体存储器，具有第一存储器区域和第二存储器区域，其特征在于，所述第一存储器区域具有：j×k个存储器单元，被配置成j行k列，其中，j为正的偶数，k为自然数；j条上位位线，每一条连接于所述j×k个存储器单元之中的在行向上配置的k个存储器单元；（1/2）j个读出放大器，分别连接于所述j条上位位线之中的每2条；j×k条下位位线，与所述j×k个存储器单元对应地设置，每一条连接于所述j条上位位线之中的1条；k条第一字线，沿着所述j×k个存储器单元之中的在列向上配置的j个存储器单元设置；k个板线对，被设置为与所述j条上位位线交叉，由与所述j×k个存储器单元之中的第奇数行的存储器单元连接的第一板线和与第偶数行的存储器单元连接的第二板线构成；以及放电信号线对，由以能将所述j条上位位线之中的与所述（1/2）j个读出放大器的各个连接的每2条上位位线的一条连接于规定的电位的方式设置的第一放电信号线和以能将另一条连接于所述规定的电位的方式设置的第二放电信号线构成，所述第二存储器区域具有：j×m个存储器单元，每一个连接于所述第一存储器区域的所述j条上位位线之一，被配置成j行m列，其中，m为自然数；j条下位位线，与所述第一存储器区域的所述j条上位位线对应地设置；m条第二字线，沿着所述j×m个存储器单元之中的在列向上配置的j个存储器单元设置；m条第三板线，沿着所述j×m个存储器单元之中的在列向上配置的j个存储器单元设置；以及j条屏蔽布线，被设置在与所述第一存储器区域的所述j条上位位线分离后的位置，并且被设置为每一条与所述j条下位位线之中的在行向上配置的m条下位位线相邻。