[发明专利]高深宽比结构、电容器结构、半导体存储器件及制备方法在审

专利信息
申请号: 201711022724.6 申请日: 2017-10-27
公开(公告)号: CN107706181A 公开(公告)日: 2018-02-16
发明(设计)人: 不公告发明人 申请(专利权)人: 睿力集成电路有限公司
主分类号: H01L27/108 分类号: H01L27/108;H01L21/8242;H01L49/02
代理公司: 上海光华专利事务所(普通合伙)31219 代理人: 余明伟
地址: 230000 安徽省合肥市*** 国省代码: 安徽;34
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一高深宽比结构的制备方法,制备方法包括提供一带有绝缘层的衬底,并于绝缘层中形成复数个贯通其上下表面下接触点;于绝缘层及下接触点的上表面形成交替叠置的支撑层和介质层,并对支撑层和介质层进行刻蚀,以形成原始孔,原始孔的顶部宽度大于其底部宽度;于支撑层的上表面及原始孔的上部侧壁表面形成阻挡层;对原始孔的下部侧壁进行外形修饰以形成暴露出下接触点的通孔,通孔的底部宽度不小于其顶部宽度,通孔的顶部宽度相同于原始孔的顶部宽度;去除阻挡层。本发明解决了采用现有方法制备柱状电容器时,因下接触点面积变小,导致柱状电容器与下接触点之间的电阻阻抗变高,及造成刻蚀不足,使柱状电容器与下接触点发生断路的问题。
搜索关键词: 高深 结构 电容器 半导体 存储 器件 制备 方法
【主权项】:
一种高深宽比结构的制备方法,其特征在于,所述制备方法包括:步骤1)提供一上表面形成有绝缘层的衬底,并于所述绝缘层中形成复数个下接触点,所述下接触点贯通所述绝缘层的上表面及下表面;步骤2)于所述绝缘层及所述下接触点的上表面形成交替叠置的支撑层和介质层,并对所述支撑层和所述介质层进行刻蚀,以形成原始孔,其中,所述原始孔的顶部宽度大于所述原始孔的底部宽度;步骤3)于所述支撑层的上表面及所述原始孔的上部侧壁表面形成阻挡层;步骤4)对所述原始孔的下部侧壁进行外形修饰,以形成通孔,所述通孔暴露出所述下接触点,其中,所述通孔的底部宽度不小于所述通孔的顶部宽度,所述通孔的顶部宽度相同于所述原始孔的顶部宽度;以及步骤5)去除所述阻挡层,以形成高深宽比结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201711022724.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top